QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
上传时间： 2014-12-28
上传用户：fghygef
状态机在A_D采样控制中的应用
上传时间： 2013-10-16
上传用户：liufei
伺服舵机作为基本的输出执行机构广泛应用于 遥控航模以及人形机器人的控制中。舵机是一种位 置伺服的驱动器，其控制信号是PWM信号.，利 用占空比的变化改变舵机的位置，也可使用FPGA、 模拟电路、单片机来产生舵机的控制信号旧。应 用模拟电路产生PWM信号，应用的元器件较多， 会增加电路的复杂程度；若用单片机产生PWM信 号，当信号路数较少时单片机能满足要求，但当 PWM信号多于4路时，由于单片机指令是顺序执 行的，会产生较大的延迟，从而使PWM信号波形 不稳，导致舵机发生颤振。
上传时间： 2014-12-28
上传用户：ainimao
描写状态机
标签： 状态
上传时间： 2013-10-19
上传用户：qq527891923
如何写好状态机
标签： 状态
上传时间： 2013-10-31
上传用户：YYRR
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU发生竞争时，有一方CPU 必须等待，因而降低了访问效率。IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题，并融合了中断、旗语、主从功能。它具有存取速度快、功耗低、可完全异步操作、接口电路简单等优点，但缺点也非常明显，那就是价格太昂贵。为解决IDT 专用双端口RAM 芯片的价格过高问题，广州致远电子有限公司推出了一种全新的基于Actel FPGA 的双端口RAM 的解决方案。该方案采用Actel FPGA 实现，不仅具有IDT 专用双端口RAM 芯片的所有性能特点，更是在价格上得到了很大改善，以A3P060双端口RAM 为例，在相同容量（2K 字节）下，其价格仅为IDT 专用芯片的六分之一。
上传时间： 2013-10-22
上传用户：blacklee
基于MELP的水下实时语音通信机的研究与实现
上传时间： 2013-11-08
上传用户：1966649934
支持2T2R基带和2.4GHz/5GHz双频段； 模块化的设计，方便很多产品的集成应用；
上传时间： 2013-12-16
上传用户：eclipse
随着数字信号处理技术的数据量越来越大，双DSP系统将会越来越多的受到青睐。针对基于ADI的BF531双DSP系统的主从通信，设计了基于SPORT口的从硬件到软件的一整套通信机制，并对通信机制进行了优化。通过大量的运行测试，验证了这一系统能够满足任务同步，可靠性和实时性的要求，为同类设计提供了有益的参考。
上传时间： 2013-11-13
上传用户：ljd123456
