虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

双处理器

双核处理器(DualCoreProcessor)是指在一个处理器上集成两个运算核心,从而提高计算能力。“双核”的概念最早是由IBM、HP、Sun等支持RISC架构的高端服务器厂商提出的,不过由于RISC架构的服务器价格高、应用面窄,没有引起广泛的注意。简而言之,双核处理器即是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说,将两个物理处理器核心整合入一个核中。芯片制造厂商们也一直坚持寻求增进性能而不用提高实际硬件覆盖区的方法。多核处理器解决方案针对这些需求,提供更强的性能而不需要增大能量或实际空间。
  • 基于ARMDSP双核与ucLinux的玻璃缺陷在线检测系统

    随着微电子技术和计算机技术的发展,工业生产过程的自动化和智能化程度越来越高。就玻璃工业生产而言,以前浮法玻璃生产线上所用的质量检测都是通过利用人眼离线检验或专用仪器抽样检测,无法满足实时检测的要求,并且人眼检测只能发现较大的玻璃缺陷,所以玻璃质量无法提高。目前国内几家大型玻璃生产企业都开始采用进口检测设备,可以对玻璃实现100%在线全检,自动划分玻璃等级,并获得质量统计数据,指导玻璃生产,稳定玻璃质量水平。 但由于价格昂贵,加上国内浮法玻璃生产线现场条件复杂,需要很长时间的配套和适应,而且配件更换困难以及售后服务难以到位等问题,严重束缚了国内企业对此类设备的引进,无法提高国内企业在国际市场的竞争能力。 应对此一问题,本文主要研究了基于DSP+ARM的独立双核结构的嵌入式视频缺陷在线检测系统的可行性,提出了相应的开发目标和性能参数,并在此基础上主要给出了基于TI公司TMS320C6202B DSP的视频图像处理以及缺陷识别的总体方案、硬件设计和相应的底层软件模块;同时论述了嵌入式工业控制以及网络传输的实现方案——采用Samsung公司的基于ARM7内核的S3C4510B作为主控芯片,运行uClinux操作系统,设计出整个嵌入式系统的软件层次模型和数据处理流程,其中编程底层的软件模块为上层的应用程序提供硬件操作和流程,从而实现缺陷识别结果的控制与传输。同时,本文还对玻璃缺陷的识别原理进行了深入的探讨,总结出了图象处理,图象分割以及特征点提取等识别步骤。 本系统对于提高玻璃缺陷在线检测的工艺水平、灵敏度、精度等级;提高产品质量、生产效率和自动化水平,降低投资及运行成本都将有着极其重要的现实意义。

    标签: ucLinux ARMDSP 双核 玻璃

    上传时间: 2013-07-02

    上传用户:shenglei_353

  • 基于ARM处理器的喷油泵试验台控制系统研究与应用

    喷油泵是柴油机燃油喷射系统中燃油的控制、供给单元,其性能的好坏直接决定着柴油机的加速性能、油耗大小、尾气的排放质量等。准确测试喷油泵的各种技术参数对提高柴油机的各项技术性能具有十分重要的意义。嵌入式系统技术已经成为了最热门的技术之一。基于ARM的嵌入式技术己经成为当前嵌入式领域研究的一个亮点。ARM公司的32位RISC处理器,以其高速度、低功耗、低成本、功能强等诸多优异性能,应用越来越广泛。uCLinux操作系统是从Linux衍生出来的一种操作系统,它是专为无MMU的微控制器开发的嵌入式Linux操作系统。它支持众多嵌入式处理器类型,具有完善的各类驱动支持。 本文从喷油泵试验台控制系统总体结构入手,在详细分析了系统所要检测和控制的参数的基础上,设计出喷油泵试验台控制系统总体架构。喷油泵试验台控制系统由两个模块组成:以80C196KB单片机为中心的喷油泵控制及数据采集系统,以S3C44BOX为中心的上位机监控及管理系统。下位机通过RS232串口接收上位机的命令并执行喷油泵试验台的电机转速控制、燃油温度控制、喷油次数计数、提前角监控及燃油压力显示。上位机是整个试验台控制系统的管理者,主要完成给下位机发送特定的操作命令,完成实验数据的显示、收集和存储,它有友好的中文显示界面,可以完成简单的数据管理操作。 文中详细阐述了上位机的操作系统uCLinux的特点和移植过程。同样对上位机的界面设计及运行环境MiniGUI进行了全面分析并给出移植和界面编程方法。在文章的最后,对喷油泵控制系统采用模糊控制算法进行优化设计。详细描述了模糊控制器设计所包含的三个主要部分:清晰量的模糊化接口、模糊控制规则及算法及模糊量的清晰化接口。 通过试验证实,本文设计的喷油泵试验台控制系统技术路线正确合理。相信该可靠实用的控制系统配合喷油泵试验台使用将具有良好的市场潜力。

    标签: ARM 处理器 喷油 试验台

    上传时间: 2013-06-04

    上传用户:2814413580

  • 基于ARM处理器的小型卫星通信网终端软件研究

    采用多功能终端构成一种小型卫星通信网,要求各个终端能够像计算机一样支持多种各样的外部设备,并能实现组网功能。采用能支持嵌入式Linux操作系统的ARM处理器可很好地满足这种需求。本文重点研究这种智能终端中基于ARM处理器的嵌入式软件及其实现,主要内容有: (1)在分析嵌入式系统、ARM处理器、Linux操作系统特点的基础上,论证了这种基于ARM处理器和Linux操作系统实现组网多功能终端方案的可行性和优越性。 (2)介绍了嵌入式系统的组成、开发流程和步骤,搭建了嵌入式系统开发和调试平台,包括软件开发工具、硬件调试工具,软件组件等。 (3)分析了该卫星通信网终端的需求,并详细阐述了本系统的硬件配置,包括ARM处理器、存储器和输入/输出接口。 (4)论证了本系统软件部分设计的目标,提出了一种软件结构方案,包括Bootloader、LinuX内核、文件系统、图形用户界面、网络应用程序这几个方面的选型和开发目标。 (5)完成ARM嵌入式软件平台的设计与实现,包括U-Boot的修改和移植、Linux系统内核的移植和剪裁、嵌入式Linux文件系统的制作、图形用户界面的安装和编程基础,以及Linux系统中驱动程序的设计。关键词:卫星通信网,地面终端,嵌入式系统,ARM,Linux

    标签: ARM 处理器 卫星通信网 软件

    上传时间: 2013-04-24

    上传用户:liu_yuankang

  • 基于ARM平台的数码相框软件开发

    数字摄影的兴起不可避免地引起了数码相框的发展,因为仅有不到35%的数码照片被打印。数码相框的基本原理就是采用普通相框的造型,把原来相框中间的照片部分换成液晶显示屏,配上电源,存储介质等,使得同一个相框内可以循环播放照片,比普通相框的单一显示功能更有优势。从2007年开始,数码相框的市场关注度开始激增。在2008年,数码相框市场呈现高速发展的态势,具有极高的潜在市场价值。 本论文以此为出发点,进行数码相框软件的开发研究工作。作为一款嵌入式产品,核心部件CPU采用了性能价格比、性能功耗比都很高的ARM架构处理器之中的一款——三星S3C2440A,显示器采用了支持双精度扫描的液晶显示屏。软件方面,Bootloader采用较为成熟的u-boot-1.1.4,Linux内核的版本为2.6.12,系统命令集由busybox构成。利用ARM处理器对Linux系统良好的移植性、自带的LCD控制器、音频控制器、SD与USB控制器的特点,进行图像显示、音频播放与文件管理。对于目前大部分数码相框在图片浏览和文件管理功能上的不足,本设计的图像显示功能充分利用了触摸屏功能,实现了图像的触摸式移动,使用户可以自由的观看放大后的图像;文件管理功能则设计成了类似windows的文件浏览器,不仅具有丰富的文件管理功能,而且使习惯了windows的广大用户可以很快的熟悉此功能,并为将来升级为下一代的细分产品——数码相册做好准备。 本设计的核心是基于ARM平台的系统移植与基于QT的应用程序设计。首先根据系统的总体设计思路选择合适的硬件组合;然后在此基础上进行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT图形界面的设计。

    标签: ARM 数码相框 软件开发

    上传时间: 2013-04-24

    上传用户:rockjablew

  • 基于FPGA的机载二次雷达硬件系统

    二次雷达(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和军事敌我识别(Identification Friend or Foe)系统中的关键部分,由于这两个应用领域都要求很高的可靠性和稳定性,因此,二次雷达一直是国内外雷达信号处理领域的研究热点.传统的机载二次雷达应答器普遍采用中小规模集成电路和分立元件设计,其稳定性和可靠性差,实时处理能力也很有限,无法完成高密度、大容量的应答.针对这些缺陷,本论文提出一种全新的应答数字信号处理器硬件结构,即FPGA+DSP的混合结构.这种硬件体系结构的特点是可靠性高,集成度高,通用性强,适于模块化设计,处理速度快,能实时处理多个应答信号,以及进行置信度分析和生成报表.此项目中,本文作者主要负责FPGA部分硬件设计.FPGA主要完成双通道数据采集、产生视频信号和旁瓣抑制信号、计算当前飞机相对本地接收天线的方位和距离、与DSP实时交换数据、上传报表等功能.论文详细分析了接收机信号处理算法在FPGA中的硬件实现方案,在提高系统可靠性、坚固性以及FPGA资源的合理利用方面做了深入的探讨.同时给出不同层次关键模块的HDL实现及其时序仿真结果.

    标签: FPGA 机载 二次雷达 硬件系统

    上传时间: 2013-04-24

    上传用户:西伯利亚狼

  • 基于FPGA的双自触发脉冲激光测距关键技术研究

    激光测距技术被广泛应用于现代工业测量、航空与大地的测量、国防及通信等诸多领域。本文从已获得广泛应用的脉冲激光测距技术入手,重点分析了近年提出的自触发脉冲激光测距技术(STPLR)特别是其中的双自触发脉冲激光测距技术(BSTPLR),通过分析发现其核心部件之一就是用于测量激光脉冲飞行时间(周期)的高精度高速计数器,而目前一般的方式是采用昂贵的进口高速计数器或专用集成电路(ASIC)来完成,这使得激光测距仪在研发、系统的改造升级和自主知识产权保护等诸多方面受到制约,同时在其整体性能上特别是在集成化、小型化和高可靠性方面带来阻碍。为此,本文研究了采用现场可编程门阵列(FPGA)来实现脉冲激光测距中的高精度高速计数及其他相关功能,基本解决了以上存在的问题。 论文通过对双自触发脉冲激光测距的主要技术要求和技术指标进行分析,对其中的信号处理单元采用了FPGA+单片机的设计形式。由FPGA主控芯片(EPF10K20TC144-4)作为周期测量模块,在整个测距系统中是信号处理的核心部件,借助其用户可编程特性及很高的内部时钟频率,设计了专用于BSTPLR的高速高精度计数芯片,负责对测距信号产生电路中的时刻鉴别电路输出信号进行计数。数据处理模块则主要由单片机(AT89C51)来实现。系统可以通过键盘预置门控信号的宽度以均衡测量的精度和速度,测量结果采用7位LED数码管显示。本设计在近距离(大尺寸)范围内实验测试时基本满足设计要求。

    标签: FPGA 自触发脉冲 激光测距 关键技术

    上传时间: 2013-04-24

    上传用户:dapangxie

  • 机载双基地SAR成像算法的FPGA设计与实现

    双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达,也是当今SAR技术的一个发展方向,在军用及民用领域都具有良好的应用前景,近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面,推导了双基地SAR的系统分辨特性及雷达方程,分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统,本文对距离一多普勒算法进行了推广。最后得到点目标的仿真结果。 在成像算法的FPGA实现上,在System Generator环境下对算法进行定点仿真。完成距离一多普勒成像算法的硬件实现,其中包括了FFT快速傅立叶变换、硬件乘法器、:Rocket I/O接口设计、DCM数字时钟管理等主要部分。针对硬件实现的特点,对算法的部分运算进行了简化。 为了对算法实现进行验证,设计开发了该算法的硬件测试平台。主要基于ML310评估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的设计,主要包括了Aurora协议接口、RS-232串行接口、DDR RAM接口以及其它如中断、时钟等部分。

    标签: FPGA SAR 机载 双基地

    上传时间: 2013-07-26

    上传用户:是王洪文

  • 基于FPGA和DSP技术的二次雷达应答处理器

    该论文介绍二次雷达的基本概念、发展历史、工作流程和运作机理以及单脉冲二次雷达的系统原理,并且对传统的单脉冲二次雷达应答信号处理器的硬件结构进行改进,提出一种全新的应答处理器硬件结构,即FPGA+DSP的混合结构.这种硬件结构的特点是结构灵活,有较强的通用性.该论文围绕FPGA+DSP这种数字信号处理的硬件结构,阐述了它在单脉冲二次雷达应答数字信号处理器中的应用,使用VHDL语言设计FPGA程序,并且给出主要模块的仿真结果.FPGA主要完成距离计数、方位计数、脉冲分解、产生应答数据送给DSP、与PC104交换报表等功能.长时间的成功试验表明,基于FPGA和DSP技术的二次雷达应答信号处理器在3毫秒内可以同时处理四个重叠应答,计算所接收的每一个脉冲的到达方向,得到真实脉冲并且给出脉冲置信度.系统达到了预期的目的.该课题的另外一个重要意义是对传统的二次监视雷达应答信号处理器进行了改进,使单脉冲二次雷达系统的应答处理能力在可靠性、稳定性和系统精度三个方面有质的飞跃.

    标签: FPGA DSP 二次雷达 处理器

    上传时间: 2013-04-24

    上传用户:gokk

  • 基于FPGA技术的高性能AES_CBC算法的实现研究

    AES是美国于2000年10月份确立的高级加密标准,该标准的反馈链路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键,要保证在公众网上传输的信息不被窃取和偷听,必须对数据进行加密。在不影响网络性能的前提下,快速实现数据加密/解密,对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中,最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06,用汇编语言编写程序,全部资源用于加密解密,最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明,即使开发的路由器本身就基于高性能的双64位MIPS网络处理器,软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下,在深入研究影响硬件快速实现AESCBC难点基础上,设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案,在设计中采用加密解密和密钥展开并行工作,实现了在线提供子密钥。在解密中采用了双队列技术,实现了报文解密和子密钥展开协调工作,提高了解密速度。 本文在quartus全面仿真设计方案的基础上,全面验证了硬件实现AESCBC方案的正确性,全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题,提出改善流水线性能的方案,设计出报文级并行加密解密方案,并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps,单一模块解密速度达到900Mbps,多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法,只能通过仿真验证其功能的正确性,还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec,还要进一步开发基于FPGA的技术。总之,为了适应路由器发展的需求,还有很多技术需要研究。

    标签: AES_CBC FPGA 性能 实现研究

    上传时间: 2013-05-29

    上传用户:wangzhen1990

  • 基于FPGA实现可扩展高速FFT处理器的研究

    DFT(离散傅立叶变换)作为将信号从时域转换到频域的基本运算,在各种数字信号处理中起着核心作用

    标签: FPGA FFT 扩展 处理器

    上传时间: 2013-08-04

    上传用户:wangdean1101