12864液晶的中文资料，主要介绍了12864中有关参数及控制方法。
上传时间： 2013-05-16
上传用户：1406054127
很不错的一本Linux指令资料，是华为的内部资料
上传时间： 2013-04-24
上传用户：anng
关于proteus仿真完全学习资料，可以实现对proteus仿真的全面了解，掌握！
上传时间： 2013-06-27
上传用户：Shoen
电子科技大学的资料，DSP入门介绍。对初学者有一定启发作用。
上传时间： 2013-04-24
上传用户：zhaoq123
风华高科X7R电容的资料，内含电容的各种详细参数说明。
上传时间： 2013-07-13
上传用户：gcs333
使用最常用的RTL8019芯片的以太网开发板全部资料，包括源程序、原理图等。
上传时间： 2013-07-23
上传用户：Neal917
NEC芯片资料79F8513，芯片学习资料，共阅参考！
上传时间： 2013-04-24
上传用户：leehom61
包括完整的C8051F020单片机的中文资料，对于学C8051F020单片机的人肯定很有帮助的。
标签： C8051F020
上传时间： 2013-06-09
上传用户：kristycreasy
音频处理芯片VS1003的中文芯片资料，pdf格式
上传时间： 2013-04-24
上传用户：thesk123
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
