作为嵌入式系统核心的微处理器,是SOC不可或缺的“心脏”,微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比,我国在这一领域的研究和开发工作还相当落后,这直接影响到我国信息产业的发展。本着赶超国外先进技术,填补我国在该领域的空白以摆脱受制于国外的目的,我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索,已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史,并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器,是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架,采用五级流水线的设计,并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法,根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块,使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点,通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器,文章的主要部分介绍了VEGA的虚拟内存管理技术,将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后,并不能代表设计的正确性,它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容,介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元,FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统,我们利用在线调试软件XilinxChipscope对其进行了在线调试,修正其错误。 经过模块设计到最后的FPGA验证,VEGA完成了其逻辑设计,经过综合和布局布线等后端流程,VEGA采用0.18工艺流片后达到120MHz的工作频率,可在其平台上运行Windows-CE和Linux嵌入式操作系统,达到了预计的设计要求。
上传时间: 2013-07-07
上传用户:标点符号
随着半导体技术与数字集成电路(微处理器、存贮器以及标准逻辑门电路等)技术的迅速发展,特别是随着计算机技术的发展,在工业生产和科学技术研究的各行各业中,人们利用PC机的强大处理功能代替传统仪器的某些部件,开发出各种测量仪器(虚拟仪器),传统仪器的数字逻辑部分多是采用分立集成电路(IC)组成,分立IC愈多,给系统的电路设计、调试及维护带来诸多不便。而随着EDA技术的飞速发展,大规模可编程逻辑芯片CPLD / FPGA应运而生。这类芯片可以替代几十甚至上百块通用IC芯片,而且,因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点而备受青睐。本课题主要是用FPGA实现一个验证平台。用于SOC及IPCore的验证。用FPGA系统验证板实现在实际硬件环境中的验证可以弥补ASIC 设计流程中仿真的不足, 通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC 开发中的成本损耗。本文首先介绍了EDA技术的发展,然后介绍了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在现代集成电路设计领域的一些应用。最后,具体设计了一块用设计验证的开发板,并讨论了其设计结构,流程及验证方法。
上传时间: 2013-05-16
上传用户:bakdesec
结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件作为软件解码子平台.同时还设计了完全独立于硬件之外的ModelSim软件仿真验证平台.以FPGA仿真验证平台为载体,本文设计了基于H.263协议的视频压缩IP核.经过ModelSim下的软件平台仿真调试与硬件平台调试相结合的手段,作者完成了视频压缩IP核的仿真验证.
上传时间: 2013-05-31
上传用户:ikemada
IEEE802旗下的无线网络协议引领了无线网络领域的新革命,其不断提升的速度优势满足了人们对于高速无线接入的迫切要求,在这其中,OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展,OFDM的应用得到了长足的进步。在此情况下,以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入理解OFDM技术的同时,结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带传输的系统实现方案。整个设计采用目前主流的自顶向下的设计方法,由总体设计至详细设计逐步细化。 在系统功能模块的FPGA实现过程中,针对XilinxVirtex-Ⅱ芯片对各个模块进行了详细设计,通过采用双端口RAM、流水、乒乓结构等处理实现高速的同步的信道编码的功能模块;通过比较符号定时的不同算法,给出了基于MultiplierlessCorrelator的实现结构并给出了仿真波形图,验证了采用该算法后符号定时模块的资源耗费大大降低而功能却依然和基于乘法器的符号定时模块相当;通过对Viterbi算法进行简化,给出了(2,1,6)卷积码的4比特软判决Viterbi解码器的设计和实现。最后根据系统所选芯片XC2V3000给出了具有较高配置灵活性的基于SystemACE配置方案的FPGA的硬件原理图设计和PCB设计。 本文首先以无线局域网和IEEE802无线网络家族引出OFDM技术发展、研究价值及OFDM的优缺点,接下来从OFDM原理入手,简要说明了OFDM的基本要素以及目前的研究热点,之后在介绍完IEEE802.11a物理层标准的同时给出了本原型机系统的总体设计方案,并从硬件语言设计和FPGA硬件原理设计两方面给出了该系统的详细设计。 随着OFDM技术的普及以及未来通信技术对OFDM的青睐,相信本论文的工作对OFDM基带传输系统的原型设计和实现具有一定的参考价值。
上传时间: 2013-07-13
上传用户:远远ssad
随着信息技术的发展,系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现,对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上,按照至顶向下的模块化的高层次设计流程,对8位CPU进行了顶层功能和结构的定义与划分,并逐步细化了各个层次的模块设计,建立了具有CPU及定时器,中断,串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器,中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期,执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线;在Synplify pro综合工具中完成了综合;使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展,加入高速DI,DO以及SPI接口,增强了8位处理器的功能,可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令,在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核,可读性好,易于扩展使用,易于升级,比较有实用价值。本设计通过FPGA验证。
上传时间: 2013-04-24
上传用户:jlyaccounts
现代IC设计中,随着设计规模的扩大和复杂度的增长,验证成为最严峻的挑战之一。在现代ASIC设计中,很难用单一的验证方法来对复杂芯片进行有效的验证,为了将设计错误减少到可接受的最小量,需要将一系列的验证方法和工具结合起来。 在64位全定制嵌入式CPU设计过程中,使用了多种验证技术和方法,并将FPGA验证作为ASIC验证的重要补充,加强了设计正确的可靠性。 论文首先介绍了64位CPU的结构,结合选用的Xilinx的Virtex
上传时间: 2013-04-24
上传用户:003030
IEC60950产品验证经典标准 产品安全性(Product safety)是指产品在正常使用中,非破坏或刻意损坏下,应具有的安全性。产品安全也是开发流程中的重要一环,一般都由政府或是具有公信力且地位超然的机构制订标准。 对于安全性规范的深入了解与遵循,绝对是开发产品中相
上传时间: 2013-07-25
上传用户:kgylah
近年来,GPS技术迅速发展,并随着3G时代的到来,其应用领域日益广阔,需求量与日俱增。与此同时,随着电路系统设计越来越复杂,上市时间日益缩短,集成电路设计方法面临重大变革。因此采用新型方法学来设计GPS接收系统是必要的。 本文基于GPS原理,采用可复用的IP技术和软硬协同设计技术,设计了一种高性能的GPS SOC接收系统。论文首先分析了GPS信号解调的原理,提出了一种高性能的捕获和跟踪系统结构,详细说明了其工作流程和设计原理。其次,基于高性能总线的选取提出了整个基带系统地结构,并阐明了总线上的各个模块设计方法。采用了直接复用的测试手段和FPGA的测试平台,缩短开发周期,而且保证了对整个系统测试的覆盖率。本文所设计的系统最大特色在于易于集成到其它系统中,并且仅占用10个芯片端口,实现了IP化的设计目的。 最后本文介绍了测试过程中所采用的基于FPGA平台的仿真验证方案和测试方法,并给出了最终的测试结果,达到了对卫星信号搜索定位的目的。
上传时间: 2013-04-24
上传用户:starlet007
·《指纹识别验证软件》(Softex OmniPass Client Edition)v7.00.08含破解文件[压缩包]
上传时间: 2013-07-14
上传用户:Wwill
· 摘要: 数字滤波器和快速傅氏变换算法是数字信号处理的两大基石.在DSP芯片上实现数字滤波器算法的传统做法是用汇编语言编写软件来实现.用汇编语言编写的DSP程序具有最好的执行效率,但DSP汇编语言的编程效率较低.该文主要研究如何使用基于交互的方框仿真和自动代码生成快速原型的方法进行滤波器设计.实现了从顶层的系统仿真到底层的芯片算法的设计.这个方法大大地缩短了算法的开发周期.&
上传时间: 2013-07-19
上传用户:水中浮云