永磁同步电机是同步电机的一个重要类型，其转子一般采用稀土永磁材料做激磁磁极，与传统同步电机相比，体积和重量大为减小，而且结构简单，运行可靠，维护更方便。现代电气传动控制的发展趋势之一是开发新的交流调速与伺服系统。无论在矢量控制还是标量控制中，转速与位置的闭环控制都需要在电机轴上安装一个速度传感器，但是由于速度传感器的引进不仅增加了成本，降低了系统可靠性，还存在安装问题，效果并不十分理想。因此高性能无速度传感器控制成为近年来电机研究的热点。 本文在系统介绍卡尔曼滤波器的基础上，将其引入到永磁同步电机无速度传感器状态观测中。由于永磁同步电机是一个强耦合的多阶非线性系统，本文采用了工程实际中普遍采用的泰勒展开式截断的方法，对电机方程线性化处理，将卡尔曼滤波算法推广至非线性系统，并加入了反映电机系统模型误差和环境干扰的系统噪声和测量噪声模型，形成扩展卡尔曼滤波算法。扩展卡尔曼滤波器将电机转子位置与转速作为系统状态变量进行实时估算，并将所得信息反馈到永磁同步电机控制系统中。通过仿真，与电机实际运行状态进行比较，证明了扩展卡尔曼滤波具有良好的动态跟踪能力和抗噪声能力。 针对扩展卡尔曼滤波算法在无速度传感器控制中存在的不足，本文给出了降阶线性卡尔曼滤波算法。降阶线性卡尔曼滤波算法重新选择了系统状态变量，建立新的完全线性化的系统方程，并且卡尔曼滤波算法中的系统协方差矩阵成为时不变序列，因此可以直接应用线性卡尔曼滤波算法。仿真结果证明，与扩展卡尔曼滤波算法相比，新的算法更加简单，减轻了繁重的参数调节任务，易于数字化实现，不仅具备扩展卡尔曼滤波算法的优势，而且在某些性能方面超越了扩展卡尔曼滤波算法。 通过分析得知，由于将系统模型不确定性与测量噪声体现在系统方程中，因此卡尔曼滤波算法在状态估算方面具有良好的性能。本文以降阶线性卡尔曼滤波 算法为理论基础，以永磁同步电机为对象，以数字信号处理器（DSP）为核心，设计了电机状态观测系统的设计方案。整个方案在不增加成本的基础上，充分利用数字信号处理器（DSP）丰富的资源和强大的运算能力，通过检测电机相电流，实时估算出电机转子位置与转速。本系统可以代替传统速度传感器，为电机控制系统提供转子位置和转速反馈信息。本文的下一步主要工作便是将此系统付诸实践，应用于实际工程中，对卡尔曼滤波算法在永磁同步电机无速度传感器控制方面的性能进行进一步研究。关键词：永磁同步电机；无速度传感器；卡尔曼滤波
上传时间： 2013-04-24
上传用户：lifangyuan12
H．264/AVC规范是由国际电联(ITU-T)和国际标准化组织(ISO)联合制定的新一代视频编解码标准。它具有如下四个特点：低码流，和MPEG2等压缩技术相比，在同等图像质量下，采用H.264技术压缩后的数据量只有MPEG2的1/8；高图象质量，复杂的算法保证了低码流条件下图像仍能保留丰富的细节；容错能力强，提供了解决在不稳定网络环境下容易发生的丢包等错误的必要工具；网络适应性强，提供了网络适应层，数据能在不同网络上传输。但由此带来的代价是复杂度极高的编码过程，尤其是在嵌入式系统中实现具有很大的挑战性。 本文主要介绍了基于H.264标准的开源代码T264向DM642平台的移植和优化。优化综合运用了上层和底层的实现方法实现。上层的方法例如使用CCS提供的条件优化代码优化功能，使用IMGLIB中高度优化的函数等，其特点是简便易行，效果良好；底层的实现方法例如使用DM642特有的内联函数，用线性汇编的方式实现算法等，特点是提高了代码运行的并行性，但需要对DM642和H.264有很深刻的理解。 目前本设计已成功完成H.264.算法在DM642开发板上的运行，压缩QCIF格式视频的速度随图像复杂度的不同达到了35-50帧每秒。此后本设计还继续使用优化后的编码器实现了监控用视频服务器的原型，使得摄像头采集的视频数据在DM642开发板上压缩后传输至PC机，且能够在PC端用配套的程序成功解码并播放。
上传时间： 2013-06-23
上传用户：qqiang2006
运动控制卡是数控系统的重要组成部分，是上位机与驱动执行部件的之间的一座桥梁。数控加工中的定位控制的精度、速度调节的性能等重要指标都与运动控制卡密切相关。目前，国内研制的运动控制卡与国外专业性公司研制的先进的开放式运动控制卡相比还有较大差距。因此，对于运动控制卡的研究与开发具有很大的现实意义。 本文对运动控制卡的各种实现方案作了深入的比较，对于运动控制卡的发展趋势进行了探讨。在分析数控系统对于运动控制卡需求的基础上，提出了一种基于DSP的PCI总线运动控制卡的实现方案。该方案具有通用性好、软件易于修改升级、调试方便等特点。 文中对这一方案的具体实现做了详细的分析，给出了系统的整体结构设计，软硬件组成情况。详尽阐述了运动控制电路、总线接口电路、驱动器接口电路等硬件电路的设计过程，以及运动控制卡的制作过程。论述了DSP上的程序结构，并具体分析了插补算法、速度控制算法等在DSP上的实现方法。对PC机上的运动控制卡的驱动程序的模型以及编写方法做了介绍。 通过对制成样板的调试表明，运动控制卡具有良好的性能。
上传时间： 2013-07-29
上传用户：weddps
本文首先从数控系统的组成与特点进行详细分析，然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较，设计选择了PCI总线作为上位PC与运动控制卡的通信总线，并且选择PCI9052芯片来设计PCI接口模块；基于DSP器件的特点，设计选择了TMS320LF2407芯片为核心，进行运算控制单元的设计，同时对其主要内部资源进行了分配。最后，根据硬件的原理图，完成了具体电路板的制作。 对软件设计，文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式：梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终，提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架，并进行了具体程序设计。
上传时间： 2013-07-19
上传用户：CHENKAI
图像压缩 h264等压缩算法源码 c语言源码
上传时间： 2013-05-25
上传用户：s363994250
MTK手机方案，MT6225双卡双待手机原理图。
上传时间： 2013-06-20
上传用户：zhanditian
激光打标是指利用高能量密度的激光束在物件表面作永久性标刻。激光打标以其“打标速度快、性能稳定、打标质量好”等优势，获得了日益广泛的应用。传统的激光打标系统一般是基于ISA总线或PCI总线的，运动控制卡必须插在计算机的PCI插槽内，且不支持热捅拔，影响了控制卡的稳定性；以单片机为主控制器的激光打标控制卡虽然成本低、运行可靠，但由于其运算速度慢、存储容量有限，限制了它的应用范围。 运动控制卡是激光打标系统的核心组成部分。本文设计了一种新型的基于USB总线，以FPGA为主控单元的振镜扫描式激光打标控制卡，它利用了USB总线高速、稳定、易用和FPGA资源丰富、处理能力强、易扩展等优点，将PC机强大的信息处理能力与运动控制卡的运动控制能力相结合，具有信息处理能力强、开放程度高、使用方便的特点。 本文首先介绍了激光打标的原理，激光打标技术的发展现状以及激光打标系统的组成结构。在对USB总线技术作了简要介绍后，详细讨论了激光打标控制卡的硬件电路设计，包括USB接口电路，FPGA主控单元电路，D/A单元电路，存储器电路，I/O接口电路等。接着对USB接口单元的固件程序和FPGA中USB接口功能模块、D/A写控制功能模块和SRAM读写控制功能模块的程序做了详细设计，通过软硬件调试，控制卡实现了USB通信，输出两路模拟信号，SRAM数据读写，数字量输入输出等功能。
上传时间： 2013-04-24
上传用户：prczsf
JPEG压缩编码系统源代码,入门的新手可以看看，只是个简单的应用。
上传时间： 2013-07-24
上传用户：caozhizhi
随着信息技术和电子技术的进步和日益成熟，计算机数据采集技术得到了广泛应用。由于ISA数据采集卡的固有缺陷，PCI接口的数据采集卡将逐渐取代ISA数据采集卡，成为数据采集的主流。为了简化PCI数据采集卡结构，提高数据采集可靠性，本文研究并开发了一种基于FPGA的PCI结构的数据采集卡系统。 论文对PCI对目标设备数据采集卡实现的原理和方法进行了深入研究，设计了基于FPGA的PCI数据采集卡的硬件电路，通过在FPGA中嵌入了PCI目标设备的IP核与用户逻辑部分，构成了SOPC系统。使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计，最终制作了PCI数据采集卡。 论文针对PCI结构的数据采集卡系统软件需求，研究了WDM设备驱动软件、Windows环境的简易虚拟示波器以及简易虚拟逻辑仪实现原理和方法。利用DriverStudio+Windows DDK for XP+VC6的软件平台，开发了WDM设备驱动程序。实现了Windows环境的简易虚拟示波器，和简易虚拟逻辑仪。系统测试结果表明该系统设计正确，系统运行稳定，功能和指标达到了设计要求。
上传时间： 2013-07-27
上传用户：yzy6007
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。
上传时间： 2013-04-24
上传用户：nairui21
