虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

占空比可调方波

  • 单片机软件产生高频方波的一种方法

    笔者通过研究分析8032/ 8052 的定时器/ 计数器2 和串行口, 发现可以高效产生精确的高频方波。下面只介绍串行口和定时器/ 计数器2 与本文相关的功能, 其它功能请见参考文献。

    标签: 单片机软件 高频方波

    上传时间: 2014-12-27

    上传用户:yunfan1978

  • PCA9625 16位高速I2C总线24V 100mA LE

    PCA9625是一款I2C总线控制的16位LED驱动器,主要应用于电流为100mA的红/绿/蓝/琥珀(RGBA)LED亮度和闪烁的控制,每个LED由独立的8位分辨率(256级)的固定频率PWM控制器控制输出。PWM控制器的工作频率为97kHz,占空比从0%到99.6%可调整,使LED达到所需的亮度。附加的8位分辨率(256级)PWM控制器组不但有固定的190Hz频率,还可以在24Hz和每10.73秒的固定周期内工作,产生占空比为0%至99.6%范围内的信号,使所有的LED达到同样的亮度或闪烁频率。

    标签: 9625 PCA 24V 100

    上传时间: 2013-10-31

    上传用户:blans

  • 51单片机复位电路分析

    影响单片机系统运行稳定性的因素可大体分为外因和内因两部分1. 外因􀁺 射频干扰它是以空间电磁场的形式传递在机器内部的导体引线或零件引脚感生出相应的干扰可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰􀁺 电源线或电源内部产生的干扰它是通过电源线或电源内的部件耦合或直接传导可通过电源滤波隔离等措施来衰减该类干扰2. 内因􀁺 振荡源的稳定性主要由起振时间频率稳定度和占空比稳定度决定起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响􀁺 复位电路的可靠性

    标签: 51单片机 复位电路

    上传时间: 2013-10-24

    上传用户:AbuGe

  • 单片机复位电路设计

    一概述影响单片机系统运行稳定性的因素可大体分为外因和内因两部分1. 外因􀁺 射频干扰它是以空间电磁场的形式传递在机器内部的导体引线或零件引脚感生出相应的干扰可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰􀁺 电源线或电源内部产生的干扰它是通过电源线或电源内的部件耦合或直接传导可通过电源滤波隔离等措施来衰减该类干扰2. 内因􀁺 振荡源的稳定性主要由起振时间频率稳定度和占空比稳定度决定起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响􀁺 复位电路的可靠性二 复位电路的可靠性设计1. 基本复位电路复位电路的基本功能是系统上电时提供复位信号直至系统电源稳定后撤销复位信号为可靠起见电源稳定后还要经一定的延时才撤销复位信号以防电源开关或电源插头分-合过程中引起的抖动而影响复位图1 所示的RC 复位电路可以实现上述基本功能图3 为其输入-输出特性但解决不了电源毛刺A 点和电源缓慢下降电池电压不足等问题而且调整RC 常数改变延时会令驱动能力变差左边的电路为高电平复位有效 右边为低电平Sm 为手动复位开关 Ch 可避免高频谐波对电的干扰

    标签: 单片机复位 电路设计

    上传时间: 2014-01-18

    上传用户:shanxiliuxu

  • 基于FPGA的多功能多路舵机控制器的实现

    伺服舵机作为基本的输出执行机构广泛应用于 遥控航模以及人形机器人的控制中。舵机是一种位 置伺服的驱动器,其控制信号是PWM信号.,利 用占空比的变化改变舵机的位置,也可使用FPGA、 模拟电路、单片机来产生舵机的控制信号旧。应 用模拟电路产生PWM信号,应用的元器件较多, 会增加电路的复杂程度;若用单片机产生PWM信 号,当信号路数较少时单片机能满足要求,但当 PWM信号多于4路时,由于单片机指令是顺序执 行的,会产生较大的延迟,从而使PWM信号波形 不稳,导致舵机发生颤振。

    标签: FPGA 多功能 多路 舵机

    上传时间: 2014-12-28

    上传用户:ainimao

  • 基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现

         本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现(英文资料)

    标签: DSP Cyclone Arria 精度可调

    上传时间: 2014-12-28

    上传用户:CHINA526

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2014-01-01

    上传用户:maqianfeng

  • 数字电子技术基础第五版答案_康华光

    因为图题所示为周期性数字波,所以两个相邻的上升沿之间持续的时间为周期,T=10ms频率为周期的倒数,f=1/T=1/0.01s=100HZ,占空比为高电平脉冲宽度与周期的百分比,q=1ms/10ms*100%=10%.

    标签: 数字电子 技术基础

    上传时间: 2013-10-31

    上传用户:angle

  • 用DS1302与LCD12864设计的可调电子钟

    用DS1302与LCD12864设计的可调电子钟1 源代码

    标签: 12864 1302 LCD DS

    上传时间: 2013-11-05

    上传用户:zchpr@163.com

  • 可调发声器

    可调发声器

    标签: 可调发声器

    上传时间: 2013-11-01

    上传用户:suicoe