2010 年，科通成为Cadence 公司在中国规模最大的增值代理商，科通也是Cadence 公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB 全线（Allegro 和Orcad）的增值服务商。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity 成为Cadence 的一员，全新的Cadence 芯片封装/PCB 板协同设计及仿真解决方案，让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB 之间的网络连接。同时通过网表管理、自动优化路径以及信号和电源完整性分析，可以对产品的成本与性能进行优化。
标签： Cadence_PCB 2013
上传时间： 2013-10-22
上传用户：haoxiyizhong
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-11-06
上传用户：wwwe
OpenStack是一套用来管理虚拟机的平台软件。它不是一个单一的软件，而是集成了很多个组件用来协同合作。简单的来说，譬如有十台服务器，在VMware的情况下，我们在每台服务器上安装esx或者esxi，然后装一台vcenter，在vcenter的管理界面里把十台服务器的esx通过域名或者ip加入，就能在vcenter里面统一管理。类似的，红帽也有virsh这种管理虚拟机的程序。
上传时间： 2013-10-27
上传用户：bnfm
超级单片机开发工具,包含:模拟/数字转换表计算,LED 编码器,色环电阻阻值计算,Hex/Bin转换,串口调试器,端口监视器等实用功能 单片机开发过程中用到的多功能工具，包括热敏电阻RT值--HEX数据转换；3种LED编码；色环电阻计算器；HEX/BIN 文件互相转换；eeprom数据到C/ASM源码转换；CRC校验生成；串口调试，带简单而实用的数据分析功能；串口/并口通讯监视等功能. 用C++ Builder开发，无须安装，直接运行，不对注册表进行操作。纯绿色软件。 1. 模拟/数字转换表计算 本功能主要用于准备用于查表计算的 R/T 表格，主要用于温度、浊度等模拟量的测量，根据电路分压电阻的位置分为两种，可以参看图示选择正确的电路连接形式；可自定义分压电阻阻值；目前支持8位 /10位转换精度；可选择生成汇编/C源代码格式的数据等。 2. LED 编码器 本功能主要用于自动根据图形信息、段位置信息生成可保存在单片机程序存储器中供查表使用的数据。可自行定义字符的图形及各段的位置信息；可以选择LED类型，目前有 7段、14段、16段三种类型；自带图形定义，也可自定义并能保存自定义方案；自定义位置信息并可保存；可以生成 8位、4位编码，4位编码主要针对一些有 4个COM端的LED/LCD驱动器；同样可以保存为C/ASM格式数据。 3. 色环电阻阻值计算 本功能主要为记不住色环值的人（像我）用的，比较简单，单击相应环的相应颜色，阻值将实时给出。 4. Hex/Bin转换 Intel Hex格式文件和Bin格式文件相互转换，本功能使用机会较少。 Hex/Bin文件转换为文本方式（变量定义方式），将Hex文件或Bin文件转换为C/ASM源代码格式的数据。 CRC计算，提供3种计算方法。 5. 串口调试器 可以通过串口接收/发送数据，作为普通的串口调试器，可以手动发送所填内容，也可以发送整个文件； 内存映射功能，对于监控单片机内存非常方便，还可以定义内存变量，自动从接收到的数据中提取变量值，支持字节型、整型、长整型、浮点型、双精度型、位掩码（可用于位变量）、数组型（其他不规则变量）等，同时支持10进制、16进制、2进制显示；可以自由选择需要实时监测的变量；变量方案可以存盘等等；可以设为固定长度或定义首/尾标志，设置内存中实际起始地址，显示时和计算变量时用；由map文件自动读取内存变量（因条件所限，目前只支持由 ImageCraft C(ICC) 编译器产生的map文件，欢迎提供其他编译器的map文件样本）； 变量组合，适用于文本方式的变量监测，例如： Var1=1111#var2=2222#var3=333.333 通讯时可以选择二进制、文本方式显示；可设置自动滚屏；设置最大显示行数； 可以选择多命令交互方式通讯，且可以作为主发方、从发方；主发时可以循环发送所选命令；从发时可以定义自动应答命令，即接收到表中所列的命令后，自动用相应内容应答，是不是很实用？ 可以设为手动发送或定时发送。 可自定义通讯超时时间。 可以保存历史数据，包括发送和接收数据！ 计划加入调制解调器控制。 6. 端口监视器 监视所选串口/并口的一切通讯活动而不占用其资源，可以设置过滤条件，可同时监视多个端口，可以保存数据，可以直接记录到文件中。
上传时间： 2013-10-13
上传用户：大灰狼123456
超级单片机开发工具,包含:模拟/数字转换表计算,LED 编码器,色环电阻阻值计算,Hex/Bin转换,串口调试器,端口监视器等实用功能 单片机开发过程中用到的多功能工具，包括热敏电阻RT值--HEX数据转换；3种LED编码；色环电阻计算器；HEX/BIN 文件互相转换；eeprom数据到C/ASM源码转换；CRC校验生成；串口调试，带简单而实用的数据分析功能；串口/并口通讯监视等功能. 用C++ Builder开发，无须安装，直接运行，不对注册表进行操作。纯绿色软件。 1. 模拟/数字转换表计算 本功能主要用于准备用于查表计算的 R/T 表格，主要用于温度、浊度等模拟量的测量，根据电路分压电阻的位置分为两种，可以参看图示选择正确的电路连接形式；可自定义分压电阻阻值；目前支持8位 /10位转换精度；可选择生成汇编/C源代码格式的数据等。 2. LED 编码器 本功能主要用于自动根据图形信息、段位置信息生成可保存在单片机程序存储器中供查表使用的数据。可自行定义字符的图形及各段的位置信息；可以选择LED类型，目前有 7段、14段、16段三种类型；自带图形定义，也可自定义并能保存自定义方案；自定义位置信息并可保存；可以生成 8位、4位编码，4位编码主要针对一些有 4个COM端的LED/LCD驱动器；同样可以保存为C/ASM格式数据。 3. 色环电阻阻值计算 本功能主要为记不住色环值的人（像我）用的，比较简单，单击相应环的相应颜色，阻值将实时给出。 4. Hex/Bin转换 Intel Hex格式文件和Bin格式文件相互转换，本功能使用机会较少。 Hex/Bin文件转换为文本方式（变量定义方式），将Hex文件或Bin文件转换为C/ASM源代码格式的数据。 CRC计算，提供3种计算方法。 5. 串口调试器 可以通过串口接收/发送数据，作为普通的串口调试器，可以手动发送所填内容，也可以发送整个文件； 内存映射功能，对于监控单片机内存非常方便，还可以定义内存变量，自动从接收到的数据中提取变量值，支持字节型、整型、长整型、浮点型、双精度型、位掩码（可用于位变量）、数组型（其他不规则变量）等，同时支持10进制、16进制、2进制显示；可以自由选择需要实时监测的变量；变量方案可以存盘等等；可以设为固定长度或定义首/尾标志，设置内存中实际起始地址，显示时和计算变量时用；由map文件自动读取内存变量（因条件所限，目前只支持由 ImageCraft C(ICC) 编译器产生的map文件，欢迎提供其他编译器的map文件样本）； 变量组合，适用于文本方式的变量监测，例如： Var1=1111#var2=2222#var3=333.333 通讯时可以选择二进制、文本方式显示；可设置自动滚屏；设置最大显示行数； 可以选择多命令交互方式通讯，且可以作为主发方、从发方；主发时可以循环发送所选命令；从发时可以定义自动应答命令，即接收到表中所列的命令后，自动用相应内容应答，是不是很实用？ 可以设为手动发送或定时发送。 可自定义通讯超时时间。 可以保存历史数据，包括发送和接收数据！ 计划加入调制解调器控制。 6. 端口监视器 监视所选串口/并口的一切通讯活动而不占用其资源，可以设置过滤条件，可同时监视多个端口，可以保存数据，可以直接记录到文件中。
上传时间： 2013-10-29
上传用户：lacsx
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
深度包检测技术通过对数据包内容的深入扫描和检测，能够有效识别出隐藏在数据包有效载荷内的非法数据，但该技术存在功耗非常大的缺点。针对该问题，提出了采用Bloom Filter（布隆过滤器）进行字符串模糊匹配方式，利用Bloom Filter将信息流中大部分正常流量过滤掉，从而减轻了后端的字符串精确匹配的压力，降低了系统功耗，大大提高了处理速度。
上传时间： 2013-11-11
上传用户：英雄
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-10-19
上传用户：shaojie2080
2010 年，科通成为Cadence 公司在中国规模最大的增值代理商，科通也是Cadence 公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB 全线（Allegro 和Orcad）的增值服务商。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity 成为Cadence 的一员，全新的Cadence 芯片封装/PCB 板协同设计及仿真解决方案，让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB 之间的网络连接。同时通过网表管理、自动优化路径以及信号和电源完整性分析，可以对产品的成本与性能进行优化。
标签： Cadence_PCB 2013
上传时间： 2013-10-08
上传用户：comua
从消费类电子到工业、电信基础架构设备，FPGA与连接外面世界的模拟及混合信号IC如影随形，当系统中需要多个关键元件实现数据采集和处理功能时，您可以考虑是否选择FPGA更实惠？如何确定哪些器件最适合您的应用，而且它们之间的协同工作能力更强呢？ Xilinx FPGA模拟方案产品指南将为您解答疑惑……
上传时间： 2013-10-21
上传用户：zl5712176
