异步电动机的软起动研究，是一项重要的研究课题。本文以分级变频理论为基础，利用数学分析的方法对分级变频的子频率系统进行了深入的研究，总结了各级子频率系统的电压相序情况以及最优的触发角度。并且对传统异步电动机软起动器的主电路结构进行了改进，提出了从较低频率开始分五级起动的分级变频调压软起动形式，而且各级子频率的起动都能实现最优的正序电压组合，保证了起动转矩的最大化。通过对分级变频调压软起动形式的建模和仿真试验，证明了此方法可以在降低起动电流的同时实现异步电机的高转矩起动，验证了此方法的有效性和可行性。基于以上研究的成果，本文介绍了以TMS320LF2407ADSP芯片为核心的软起动软硬件设计方法。最后对本课题的进一步研究提出了展望。
上传时间： 2013-04-24
上传用户：assss
有源电力滤波器（Active Power Filter，简称 APF）是近年来治理电力系统谐波污染的非常有效的装置。众所周知，电力电子装置和非线性负载的广泛使用，使谐波电流和无功电流大量注入电网，严重威胁电网和电气设备的安全运行与正常使用，并且产生大量的能源浪费。随着我国“十一五”规划中关于建设节约型社会的战略方针的提出，应用APF进行谐波和无功治理的研究工作将会有很广阔的应用前景。 本文阐述了有源电力滤波器的基本原理，介绍了当前主要的几种APF的分类以及电路拓扑结构，分别对三相三线和三相四线制APF的结构进行分析，建立了两种数学模型，指出三相三线制APF在实际供电系统中应用的局限性。本文介绍了三种当前广泛采用的电流控制方法和一种比较先进的空间矢量控制方法。对于APF系统的核心--谐波检测，本文介绍了三种谐波检测理论，着重对本文设计的APF所采用的瞬时无功功率理论进行详细的理论分析，在MATLAB软件中建立一个三相四线制基于瞬时无功功率理论的APF系统仿真模型，验证瞬时无功功率理论的可行性。 在进行大量理论分析和验证的基础上，设计一台采用单片机和DSP双CPU的有源电力滤波器。硬件上设计单片机的时钟电路、仿真器接口电路；设计DSP的时钟电路，外接存储器扩展电路；设计APF系统的电压周期检测电路，电流绝对值转换电路等等。软件上编写单片机的主程序和中断程序、DSP的主程序和启动搬运程序，调试并给电进行实际测试和实验分析。
上传时间： 2013-04-24
上传用户：zuozuo1215
本文致力于可并联运行的斩控式单相交流斩波变换器的研究。交交变换技术作为电力电子技术一个重要的领域一直得到人们的关注，但大都将目光投向AC-DC-AC两级变换上面。AC/AC直接变换具有单级变换、功率密度高、拓扑紧凑简单、并联容易等优势，并且具有较强扩展性，故而在工业加热、调光电源、异步电机启动、调速等领域具有重要应用。斩控式AC/AC 电压变换是一种基于自关断半导体开关器件及脉宽调制控制方式的新型交流调压技术。 本文对全数字化的斩控式AC/AC 变换做了系统研究，工作内容主要有：对交流斩波电路的拓扑及其PWM方式做了详细的推导，着重对不同拓扑的死区效应进行了分析，并且推导了不同负载情况对电压控制的影响。重点推导了单相Buck型变换器和Buck-Boost 变换器的拓扑模型，并将单相系统的拓扑开关模式推导到三相的情况，然后分别对单相、三相的情况进行了Matlab仿真。建立了单相Buck 型拓扑的开关周期平均意义下的大信号模型和小信号模型，指导控制器的设计。建立了适合电路工作的基于占空比前馈的电压瞬时值环、电压平均值环控制策略。在理论分析和仿真验证的基础上，建立了一台基于TMS320F2808数字信号处理器的实验样机，完成样机调试，并完成各项性能指标的测试工作。
上传时间： 2013-04-24
上传用户：visit8888
关于485通信的一些资料 和自己写的一个仿真 三机通讯（一个主机，2个从机）
上传时间： 2013-06-18
上传用户：gzming
西门子模拟器 仿真软件 中文汉化版 s7-200
上传时间： 2013-04-24
上传用户：yph853211
滑模控制理论的基本原理，各种滑模控制器的MATLAB仿真源程序，程序代码详细，正确，能直接运行。
上传时间： 2013-04-24
上传用户：253189838
51单片机播放音乐电路仿真和代码 51单片机播放音乐电路仿真和代码 51单片机播放音乐电路仿真和代码
上传时间： 2013-05-31
上传用户：zhangyi99104144
基础的单片机Proteus仿真例子，适合缺少硬件的人。
上传时间： 2013-05-24
上传用户：YYRR
IIR数字滤波器是冲激响应为无限长的一类数字滤波器，是电子、通信及信号处理领域的重要研究内容，国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中，进化算法优化设计IIR数字滤波器虽然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题，这种方法是将每个目标赋一个权值，然后将这些赋了权值的目标相加，把相加的结果作为目标函数，在此基础上寻找目标函数的最小值，这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解，但实际上得到的不一定是最优解。也就是说，单目标的方法难以区分哪一种情况为最优解，这样的寻优模型从理论上来说是难以得到最优解的。另外，在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解。针对这些问题，本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上，将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外，由于在通信系统中IIR数字滤波器有广泛应用，并且大量采用FPGA实现，多目标优化方法得到的滤波器性能也值得验证，因此，对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下： @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数；针对低通IIR数字滤波器，采用遗传算法及量子遗传算法对其进行优化设计，并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题，研究粒子进化规划算法，并将其应用于IIR数字滤波器的优化设计，该算法将粒子群优化算法与进化规划算法相结合，继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计，显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时，通常将多目标转化为单目标的优化问题，这种方法虽然设计简单，但是在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解，不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足，在分析IIR数字滤波器优化模型和待优化参数的基础上，本文研究遗传算法的IIR数字滤波器多目标优化设计方法，该方法将多个目标值直接映射到适应度函数中，通过比较函数值的占优关系来搜索问题的有效解集，使用这种方法可以求得一组有效解，并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计，研究量子遗传算法的IIR数字滤波器多目标优化设计方法，并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明，在对同一种滤波器进行优化设计时，使用该方法得到的结果通带波动更小，过渡带更窄，阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题，在对IIR数字滤波器的结构特征进行分析的基础上，分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数，然后针对两组系数进行了FPGA( Field-Programmable GateArray，现场可编程门阵列)仿真验证，并对两种结果进行了对比分析。 @@关键词：IIR数字滤波器；优化设计
上传时间： 2013-06-09
上传用户：熊少锋
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
