VLSI(超大规模集成电路)的快速发展,使得FPGA技术得到了迅猛发展,FPGA的快速发展又为实时图像处理在算法、系统结构上带来了新的方法和思路,全景图像处理是实时图像处理中一个崭新的领域,其在视频监视领域内有广泛的应用前景。 本文首先介绍了全景图像处理的发展状况,课题的主要背景、国内外发展现状、课题的研究意义、课题的来源和本文的主要研究工作及论文组织结构。然后在第二章中介绍了FPGA的发展,FPGA/CPLD的特点,并介绍了Cyclone Ⅱ系列FPGA的硬件结构,硬件描述语言,开发工具Quartus Ⅱ以及FPGA开发的一般原则。 文章的重点放在了电路板的设计部分,也就是本文的第三章。在介绍电路设计部分之前首先介绍一些高速数字电路设计中的一些概念、高速数字电路设计中常见问题,并对常见问题给出了一般解决方法。 在FPGA电路板设计部分中,对FPGA电路的设计过程作了详细的说明,其中着重介绍了采用了FBGA封装的EP2C35芯片的电路设计要点,多层电路板设计要点,FPGA供电管脚的处理注意事项,FPGA芯片中PLL模块的设计以及FPGA的配置方法,并给出了作者的设计思路。FPGA供电电源也是电路板设计的要点所在,文章中也着重对其进行了介绍,提及了FPGA电源设计指标要求及电压功耗估计,并根据现有的FPGA电源解决方案提出了设计思路和方法。同时文章中对FPGA芯片外围器件电路包括图像采集显示芯片电路、图像存储电路、USB2.0接口电路的设计做了相应的介绍。最终目的就是为基于FPGA的全景图象处理搭建一个稳定运行的平台。 在第四章中介绍了IC总线控制器的状态机图及信号说明和相应的仿真图。 文章最后给出了FPGA硬件电路的调试结果,验证了设计目的,为进一步的工作打下了良好的基础。
上传时间: 2013-04-24
上传用户:15736969615
嵌入式人脸识别系统建立在嵌入式操作系统和嵌入式硬件系统平台之上,具有起点高、概念新、实用性强等特点。它涉及嵌入式硬件设计、嵌入式操作系统应用开发、人脸识别算法等领域的研究;嵌入式人脸识别系统携带方便、安装快捷、机动性强,可广泛应用于各类门禁系统、户外机动布控的实时监测等特殊场合,因此对嵌入式人脸识别的研究工作具有突出的理论意义和广泛的应用前景。 本文是上海市经委创新研究项目《射频识别RFID系统-自动识别和记录人群的身份》(编号:04-11-2)与上海市科委AM基金项目《基于ARM和RFID芯片的自组织安全监控系统的研制》(编号:0512)的主要研究内容之一。论文从构建自动人脸识别系统所需解决的若干关键问题入手,重点探讨了基于嵌入式ARM微处理器的实时人脸检测、关键特征定位、高效的人脸特征描述、鲁棒的人脸识别分类器及自动人脸识别系统设计等问题的研究。论文的主要工作和创新点表现在以下方面: 1实现了结合肤色校验的Haar特征级联分类器嵌入式实时人脸检测,提出了基于人脸约束的人眼Haar特征RSVM级联分类器人眼检测算法和基于遮罩掩磨与椭圆拟合的瞳孔定位算法。 复杂背景中的人脸检测是自动人脸识别系统首先要解决的关键问题,通过对基于肤色模型和基于Haar特征级联强分类器的人脸检测算法的分析研究,综合两个算法的优点,提出了基于肤色模型校验和Haar特征级联强分类器的嵌入式实时人脸检测算法。实验结果表明,该算法不仅解决了复杂背景中的类肤色和类人脸结构问题,而且具有较高的检测率和较快的检测速度,同时对光照、尺度等变化条件下的人脸检测也具有较强的鲁棒性。 人眼检测与瞳孔定位在人脸归一化和有效人脸特征抽取等方面起着非常重要的作用,为了快速检测人眼并精确定位人眼瞳孔中心,论文提出了基于人脸约束的人眼Haar特征RSVM级联分类器人眼检测算法和基于遮罩掩磨与椭圆拟合的瞳孔定位算法,首先利用人眼检测分类器在人脸区域内完成对人眼位置的检测,然后通过对检测到的人眼进行遮罩掩磨、简单图像形态学变换及椭圆拟合实现瞳孔中心的精确定位。测试结果表明该算法只需几百毫秒便能完成人眼检测与瞳孔中心定位整个过程,在保证检测速度较快的同时,还能确保较高的定位精度。 2 针对传统线性判别分析法存在的小样本问题(sss),通过调整Fisher判别准则,实现了自适应线性判别分析算法及相应的人脸识别方法人脸识别中的小样本问题使线性判别分析算法的类内散布矩阵发生严重退化,导致问题无法求解。本文在人脸识别小样本问题的基础上,通过调整Fisher判别准则,利用类间散布矩阵的补空间巧妙地避开类内散布矩阵的求逆运算,通过训练集每类样本的样本数信息自适应改变调整参数,实现了自适应线性判别分析算法,实验结果表明,该算法能有效解决人脸识别中的小样本问题。 3 提出了基于有效人脸区域的Gabor特征抽取算法,有效地解决了Gabor特征抽取维数过高的问题。 Gabor小波对图像的光照、尺度变化具有较强鲁棒性,是一种良好的人脸特征表征方法。但维数过高的Gabor特征造成应用系统的维数灾难,为解决Gabor特征的维数灾难问题,论文第四章提出了基于有效人脸区域的Gabor特征抽取算法,该算法不仅有效地降低了人脸特征向量维数,缩小了人脸特征库的规模,同时降低了核心算法的时间和空间复杂度,而且具有与传统Gabor特征抽取算法同样的鲁棒性。 4 结合有效人脸区域的Gabor特征抽取、自适应线性判别分析算法和基于支持向量机分类策略,提出并实现了基于支持向量机的嵌入式人脸识别和嵌入式人像比对系统支持向量机通过引入核技巧对训练样本进行学习构造最小化错分风险的最优分类超平面,不仅具有强大的非线性和高维处理能力,而且具有更强的泛化能力。本文研究了支持向量机的多类分类策略和训练方法,并结合论文中提出的基于有效人脸区域的Gabor特征提取算法、自适应线性判别分析算法,首次在基于Windows CE操作系统的嵌入式ARM平台中实现了具有较强鲁棒性的嵌入式自动人脸识别系统和嵌入式人像比对系统。 5 提出并初步实现了基于客户机/服务器结构无线网络模型的远距离人脸识别方案为解决嵌入式人脸识别系统在海量人脸库中进行识别的难题,论文提出并初步实现了基于客户机/服务器结构无线网络模型的嵌入式远距离人脸识别方案。 客户机(嵌入式平台)完成对人脸图像的检测、归一化处理和人脸特征提取,然后通过无线网络将提取后的人脸特征数据传输到服务器端,由服务器在海量人脸库中完成人脸识别,并将识别后的结果通过无线网络传输到客户机显示输出,从而实现基于客户机/服务器无线网络模型的嵌入式远距离人脸识别方案。 6 结合我们开发的基于ARM的嵌入式自动人脸识别系统和嵌入式人像比对系统,从系统设计的角度探讨了在嵌入式系统中进行人脸识别应用设计的思路及应该注意的问题虽然嵌入式人脸识别系统的性能很大程度上取决于高效的人脸特征描述和鲁棒的人脸识别核心算法。但是,嵌入式系统的设计思想对嵌入式人脸识别系统的性能影响同样值得重视。本文第六章重点阐述了嵌入式自动人脸识别应用系统的设计思路,并结合我们自主开发的嵌入式自动人脸识别系统和嵌入式人像比对系统从系统设计的角度探讨了嵌入式人脸识别应用系统设计中应该注意的关键技术问题。 结合本文提出的算法我们在PC上完成对人脸识别分类器的训练,然后在嵌入式ARM开发平台上实现了嵌入式自动人脸识别、嵌入式人像比对两个便携式人员身份认证系统,经测试运行效果良好。所提出的人脸识别算法不仅具有一定的理论参考价值,而且对于嵌入式系统应用开发、AFR应用系统开发也具有一定的借鉴意义。
上传时间: 2013-05-18
上传用户:我们的船长
JPEG2000是新一代的静态图像压缩标准,它相比JPEG有很多新的特性,如渐进传输和感兴趣区域编码等,因而它具有广阔的应用前景,特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法,其计算复杂度远远高于JPEG,完全采用软件方案实现将会占用大量的处理器时间和内存开销,而且速度较慢,实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用,打开巨大的潜在市场,研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎,其中的上下文编码的运算量约占到总运算量的50%,是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算,没有复杂的数学运算,但逻辑控制流程复杂繁琐,对存储器访问频繁,采用DSP或者其他的通用处理器通过指令控制实现该算法,未能显著提高编码速度。本文采用FPGA芯片,以电路逻辑的方式来实现该算法并进行优化,在研究和分析了上下文编码算法运算特点的基础上,设计了列判断和交错存储相结合的硬件实现方案,并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后,所获得的上下文编码模块最大时钟频率为101MHz,且能在130ms内完成对一幅512×512灰度图像的编码,性能比Jasper软件中的实现方案提高了75%。 JPEG2000的一个重要特性是其具有渐进传输的能力,而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析,并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证,本文设计了基于FPGA和ARM的验证实验平台,其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码,而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证,实验结果表明本文设计的算法模块功能正确,并在一定程度上提高了编码速度。
上传时间: 2013-04-24
上传用户:独孤求源
本论文讨论的是如何对符合DVB-T标准的数字图像无线监控系统中的MPEG2图像实现底层硬件的实时加/解密.数字图像无线监控系统是某公司研发的符合DVB-T标准的实时图像语音无线传输系统,通过对实时采集的图像等信息的发射与接收实现对远程现场的无线监控.为了保证图像数据在传输中的保密性,设计了基于FPGA的实时MPEG2图像加/解密系统.该系统由加/解密算法模块和密钥管理模块组成.加/解密算法模块完成发射机及接收机中的实时数据流的加/解密,该模块是基于FPGA的,采用美国国家标准DES(Dara Encryption Standard)算法,实现了对MPEG2 TS流的硬件加/解密.密钥管理模块完成加/解密模块的密钥产生、管理、控制、输入等功能.本论文首先介绍了密码学的基本知识及几种典型的加密体制和算法.接着介绍了DVB-T数字广播标准和数字图像无线监控系统的原理和系统结构.然后对图像加解密器的系统设计原理及实现做了详细介绍.在此基础上,介绍了FPGA中的加密算法的仿真及实现和密钥管理模块的实现.最后介绍了系统的硬件电路和整个系统的软硬件调试.本人的工作主要包括:1.查阅资料,了解密码学及DVB系统相关领域知识.2.根据项目要求设计基于FPGA的实时MPEG2图像加/解密系统方案.3.基于FPGA完成MPEG2图像的底层硬件加密及解密逻辑程序设计,并设计各个控制程序和驱动.4.设计系统原理图及电路板,完成系统的软硬件调试和与全系统的联调.
上传时间: 2013-06-30
上传用户:jiiszha
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.
上传时间: 2013-04-24
上传用户:Andy123456
现代自动化生产技术迅猛发展,对保证其产品质量的检测技术也提出了更高的要求,许多传统的检测手段已不能满足现代化大生产的需求.而在计算机视觉理论基础上发展起来的视觉检测技术以其高精度、非接触、自动化程度高等优点满足了现代生产过程在线检测的要求,逐渐由实验室走向工业现场,得到了日益广泛的应用.随着现代生产节拍的不断加快,以及检测节点的增多,处理数据量的增大,对视觉检测系统的测量速度提出了更高的要求,而在现有的检测系统中,实现100%实时在线检测的关键问题是提高视觉图像的处理速度,从而提高整个视觉检测系统的处理速度.因此该文提出基于FPGA的高速图像处理系统的设计方案,得到了国家"十五"攻关项目"光学数码柔性通用坐标测量机"的资助.该文针对以下三个方面进行研究并取得一定的成果:(一)高速图像处理硬件解决方案的研究通过分析现有的几种实现高速图像处理的方法的优缺点,提出了基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)技术的高速图像处理系统的方案,并构建了其硬件平台.(二)基于USB总线的通讯采用USB专用接口芯片,实现高速图像处理系统与PC机的通讯验证硬件设计的正确性.(三)基于FPGA的图像处理的研究分析图像处理的特点及其基本的方法,初步研究了基于FPGA的图像低层次处理的硬件化方法的实现.
上传时间: 2013-04-24
上传用户:tb_6877751
随着微电子技术的发展,可编程逻辑器件取得了迅速的发展,其功能日益强大,FPGA内部可用逻辑资源飞速增长,近来推出的FPGA都针对数字信号处理的特点做了特定设计,集成了存储器、锁相环(PLL)、硬件乘法器、DSP模块等,通过使用各个公司提供的FPGA开发软件使用硬件描述语言,可以实现特定的信号处理算法,如FFT、FIR等算法,为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类,FPGA和DSP份协作发挥各自的长处,对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现,DSP则用来处理经过预处理后的图像数据,来运行算法结构复杂,乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及应用,完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试,工作正常。(2)完成了FPGA程序下载电缆的PCB电路设计,并调试成功,应用到FPGA的调试下载配置中,取得了良好的实验与经济效果。(3)充分利用FPGA的设计开发软件与工具,完成了中值滤波、形态学滤波和自适应阈值的FPGA实现,并给出了详细的实现过程。将算法下载到FPGA芯片,经过试验调试,达到要求。(4)研究了PCI接口通讯的实现方式,选用PCI9054芯片实现通讯,完成PCI接口电路设计,经过调试,实现了中断、DMA等方式,满足了数据传输的要求。(5)学习了C6701DSP芯片的工作特性以及内部功能结构,完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。
上传时间: 2013-07-22
上传用户:Divine
该论文介绍加密算法及如何给数字图像文件加密,比较适合密码学的初入门者学习与交流。
上传时间: 2013-04-24
上传用户:czl10052678
该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上的依据.综合考虑设计方案的复杂程度、系统规模、系统时延、器件成本等各项因素,通过对各种FPGA器件性能与开发工具的选择比较,决定选用Altera公司的FLEX10K器件来做最终的硬件实现.它不仅为图像解码系统的ASIC实现做了一定的理论分析和技术准备,也为FPGA技术在数字信号处理领域的应用开辟了新的研究方向.在硬件设计过程中,根据FPGA技术的优点,采用"自上而下"和"自下而上"相结合的设计方法,将整个系统进行功能模块分割并分别实现.所有处理模块均采用VERILIG语言编写,对其中的主要模块都进行了优化设计.通过这些优化不仅提高了解压性能,还减少了处理时间和所占用的硬件空间.最后通过仿真表明了所实现的图像解码系统具有良好的性能,具有一定的使用价值.
上传时间: 2013-06-26
上传用户:再见大盘鸡
本文首先分析数字图像压缩技术的实际应用情况,相关的DVB技术标准和测试标准ETR290,进而提出了一个可适用于实际工作环境的语义分析模型框架;并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型;同时利用工具软件Synplify和modelsim完成软件功能和时序仿真;然后设计相应的硬件测试平台来验证模块功能。针对数字图像技术实际应用环境的特点,本文提出了一种构建在嵌入式硬件平台上的分析模块,可实时分析MPEG-2传输流语法。通过连接TCP/IP网络可实现24小时/7天长时间工作。模块化的设计,使其可以安装于各种设备或实际应用环境中的各关键节点,通过网络传输到统一的服务器;同时该模块可设置成不同的硬件触发模式,使之成为故障传感器。因此,该模块适用于工程开通、快速故障监测、长时间监控等。通过与市场上专业测试设备性能进行比较,在测试精确性方面不占优势,但在达到一定数量级的测试精度后,其廉价、简易和无需维护的特点将呈现巨大的优势。
上传时间: 2013-04-24
上传用户:源弋弋