虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

北斗卫星

北斗卫星导航系统(英文名称:BeiDouNavigationSatelliteSystem,简称BDS)是中国自行研制的全球卫星导航系统,也是继GPS、GLONASS之后的第三个成熟的卫星导航系统。北斗卫星导航系统(BDS)和美国GPS、俄罗斯GLONASS、欧盟GALILEO,是联合国卫星导航委员会已认定的供应商。[1]
  • GPS信号CA码跟踪的FPGA实现

    GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统,其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统,不仅具有全球、全天候、连续、高精度导航与定位能力,而且具有优良的抗干扰性和保密性。因此,发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中,为了得到导航电文并对其进行解算,要完成复杂的信号处理过程。其中,怎样捕获到卫星信号,并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后,结合FPGA的特点,对算法进行设计及优化后,给出了相应的仿真。内容主要包括以下几个方面: 1.对GPS信号结构的产生原理进行了深入地分析,并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面,采用了基于FFT频域的快速捕获的方法,即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域,在频域完成相应的运算后,再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量,加快了信号捕获的速度,提高了捕获性能。 3.在C/A码跟踪部分,本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号,然后分别和本地码的三个不同相位序列进行相乘,将相乘结果进行累加,经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环,本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似,故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外,根据FPGA的特点,在不改变外部硬件设计的前提下,改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计,以适应不同类型的GPS接收机的不同功能。

    标签: FPGA GPS 信号

    上传时间: 2013-06-27

    上传用户:哇哇哇哇哇

  • 基于FPGA的GPS星座模拟器

    全球定位系统(GPS)可以向全球用户提供位置、速度和时间信息,在航空、航天、海上及陆地等诸多领域得到了广泛的应用,成为一种主要的导航手段。随着空间定位技术的不断发展,空间定位系统必将出现多元化。本文结合计算机技术,以GPS定位系统为例,研究了卫星定位技术中的GPS星座模拟器。 本文综述了卫星导航系统的历史,现状及发展的方向,介绍GPS模拟器的研究发展状况。详细研究了GPS卫星信号传输理论和GPS卫星定位原理。在此基础上,提出GPS模拟器的理论模型和实现方法,研究了GPS星座模拟器的设计思路、组成模块,分析各个模块的设计原理。在理论研究和分析的基础上,提出模拟器的FPGA的设计与实现,以FPGA为平台,用verilog硬件语言实现了卫星信号的模拟,详细研究了基带模块的实现方法,包括C/A码产生模块,导航电文合成模块,码转换模块。最后通过射频模块发出,完成卫星信号的模拟。在信号测试部分,用示波器,频谱仪,MATLAB程序对模拟信号进行了验证实验。验证结果表明,设计满足要求,达到预想目标。

    标签: FPGA GPS 模拟

    上传时间: 2013-05-30

    上传用户:hoperingcong

  • 基于FPGA的GPS中频数字接收机

    本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析,并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析,由此确定了数字化伪码捕获跟踪接收机研制的具体要求,之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约,GPS卫星接收机系统首先表现为功率受限系统,接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率,给接收机实现快速捕获带来了难度。通过仿真分析,综合了实现难度和性能两方面因素,针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求,对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析,确定了捕获的数字化实现方案,伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内,而跟踪环路的跟踪范围为±4/3码元,保证了捕获到跟踪的可靠衔接,同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中,给出了详细的数字化实现方案和分析,这样在保证工作精度的同时尽量减少硬件资源的开销,利用EDA工具,采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现,并在其开发平台上对数字化接收机进行了仿真验证,在给定的工作条件下达到了设计性能和指标要求。

    标签: FPGA GPS 中频 数字接收机

    上传时间: 2013-04-24

    上传用户:15510133306

  • 自动增益控制放大器设计(毕业论文)

    自动增益控制电路已广泛用于各种接收机、录音机和信号采集系统中,另外在光纤通信、微波通信、卫星通信等通信系统以及雷达、广播电视系统中也得到了广泛的应用。本课题主要研究应用于音频放大的前级电

    标签: 自动增益控制 放大器设计 毕业论文

    上传时间: 2013-05-21

    上传用户:我们的船长

  • 基于FPGA的卷积编码和维特比译码

    在数字通信中,采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段,并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下,卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构;而概率译码不仅基于码的代数结构,还利用了信道的统计特性,能充分发挥卷积码的特点,使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的,对于概率译码最初的序列译码,随着译码约束长度的增加,其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化,对不太长的约束长度,维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时,Viterbi译码算法效率很高,速度很快,译码器也较简单。 目前,卷积码在数传系统,尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时,将交织和解交织技术应用于编码和解码的过程中。 首先,简要介绍了卷积码的基础知识和维特比译码算法的基本原理,并对硬判决译码和软判决译码方法进行了比较。其次,讨论了交织和解交织技术及其在纠错码中的应用。然后,介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ,包括数字系统的设计方法和设计规则。再有,对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后,在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真,并根据仿真结果分析了维特比译码器的性能。 分析结果表明,系统的误码率达到了设计要求,从而验证了译码器设计的可靠性,所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。

    标签: FPGA 卷积 编码 译码

    上传时间: 2013-04-24

    上传用户:zhenyushaw

  • 基于QPSK调制的扩频系统的FPGA实现

    QPSK是一种线性窄带数字调制技术,具有频谱利用率高、频谱特性好、抗衰落性能强和可用非相干解调等特点。扩频通信是从军事通信中发展起来的一种高性能通信技术,具有抗干扰、抗多径能力强和保密性好等优点,在移动通信和卫星通信中得到广泛应用。所以将QPSK技术应用亍扩频通信具有重要的工程意义。 本文对QPSK调制的扩频系统的FPGA实现进行了研究。本文介绍了扩频通信的原理及发展现状,并对QPSK调制的原理进行了详细阐述。本文设计的扩频通信系统主要包括串并/并串转换、差分编/解码、DDS、扩频/解扩、QPSK调制/解调等模块,基于Altera公司的Quartus Ⅱ 4.1开发平台对以上各模块进行了设计和时序仿真.仿真结果证明:该系统能正确工作,完成了预定的目标。 本文设计的基于FPGA的扩频通信系统具有集成度高、可软件升级等优点,这为设计更高集成度和灵活性的通信系统提供了基础。

    标签: QPSK FPGA 调制 扩频系统

    上传时间: 2013-06-19

    上传用户:zzy7826

  • 卷积编码和维特比译码的FPGA实现

    由于其很强的纠错性能和适合硬件实现的编译码算法,卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展,卫星有效载荷种类的增多和分辨率的不断提高,信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目,在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究,并进一步介绍了使用VHDL语言和原理图混合输入的方式,实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程;然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认,最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps,远远高于目前国内此领域内的相关产品速率。 首先,论文具体介绍了卷积编码和维特比译码的算法,研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响;针对项目需求,确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次,论文介绍了编解码器的软、硬件设计和调试一根据已知条件,使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图,分别采用功能和电路级仿真,确定卷积编码和维特比译码分别需要占用的资源,考虑卷积编码器和维特比译码器的具体设计问题,包括编译码的基本结构,各个模块的功能及实现策略,编译码器的时序、逻辑综合等;根据软件仿真结果,分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点,结合FPGA内部结构,采用并行卷积编码和译码运算,设计出高速编译码器;对软、硬件分别进行验证和调试,并将验证后的软件下载到FPGA进行电路级调试。 最后,论文讨论了卷积编码和维特比译码的性能:利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对);在信道中加入高斯白噪声,模拟高斯信道,进行误码率和信噪比测试。

    标签: FPGA 卷积 编码 译码

    上传时间: 2013-04-24

    上传用户:mingaili888

  • FPGA技术的微弱GPS信号实时处理

    普通GPS接收机在特殊环境下,如在高楼林立的城市中心,林木遮挡的森林公路,特别是在隧道和室内环境的情况下,由于卫星信号非常微弱,载噪比(Carrier Noise Ratio,C/No)通常都在34dB-Hz以下,很难有效捕获到卫星信号,导致无法正常定位。恶劣条件下的定位有广阔的发展和应用前景,特别是在交通事故、火灾和地震等极端环境下,快速准确定位当事者所处位置对于降低事态损失和营救受伤者是极为重要的。欧美和日本等发达国家也都制定了相应的提高恶劣条件下高灵敏度定位能力的发展政策。而高灵敏度GPS接收机定位的关键在于GPS微弱信号的处理。 本课题的主要研究内容是针对GPS微弱信号改进处理方法。针对传统GPS接收机信号捕获中的串行搜索方法提出了基于批处理的微弱信号捕获方法,来提高低信噪比情况下微弱信号的捕获能力,实现快速高灵敏度的准确捕获;针对捕获微弱信号处理大量数据导致的运算量激增,运用双块零拓展(Double Block Zero Padding,DBZP)处理方法减少运算量同时缩短捕获时间。针对传统GPS接收机延迟锁相环跟踪算法提出了基于卡尔曼滤波的新型捕获算法,减小延迟锁相环失锁造成的信号跟踪丢失概率,来提高恶劣环境下低信噪比信号的跟踪能力,实现微弱信号的连续可靠跟踪。通过提高GPS微弱信号的捕获与跟踪能力,进而使GPS接收机在恶劣环境下卫星信号微弱时能够实现较好的定位与导航。 通过拟合GPS接收机实际接收到的原始数据,构造出不同载噪比的数字信号,分别对提出的针对微弱信号的捕获与跟踪算法进行仿真比较验证,结果表明,对接收机后端信号处理部分作出的算法改进使得GPS接收机可以更好的处理微弱信号,并且具有较高的灵敏度和精度。文章同时针对提出的数据处理特征使用FPGA技术对算法主要的数据处理部分进行了初步的构架实现并进行了板级验证,结果表明,利用FPGA技术可以较好的实现算法的数据处理功能。文章最后给出了结论,通过提出的基于批处理和基于DBZP方法的捕获算法以及基于卡尔曼滤波的信号跟踪算法,可以有效地解决微弱GPS信号处理的难题,进而实现微弱信号环境下的定位与导航。

    标签: FPGA GPS 信号实时处理

    上传时间: 2013-04-24

    上传用户:变形金刚

  • QPSK调制解调器的设计及FPGA实现

    QPSK调制具有频谱利用率高、传输速率快、抗干扰性能强、频谱特性好等突出特点,在移动通信、卫星通信中得到了广泛应用。因此,基于FPGA的全数字QPSK调制解调的研究具有重要的意义。本文介绍了QPSK调制解调技术的现状,对QPS...

    标签: QPSK FPGA 调制解调器

    上传时间: 2013-07-18

    上传用户:580231

  • 四路DVBC调制器的设计

    随着数字时代的到来,信息化程度的不断提高,人们相互之间的信息和数据交换日益增加。正交幅度调制器(QAM Modulator)作为一种高频谱利用率的数字调制方式,在数字电视广播、固定宽带无线接入、卫星通信、数字微波传输等宽带通信领域得到了广泛应用。 近年来,集成电路和数字通信技术飞速发展,FPGA作为集成度高、使用方便、代码可移植性等优点的通用逻辑开发芯片,在电子设计行业深受欢迎,市场占有率不断攀升。本文研究基于FPGA与AD9857实现四路QAM调制的全过程。FPGA实现信源处理、信道编码输出四路基带I/Q信号,AD9857实现对四路I/Q信号的调制,输出中频信号。本文具体内容总结如下: 1.介绍国内数字电视发展状况、国内国际的数字电视标准,并详细介绍国内有线电视的系统组成及QAM调制器的发展过程。 2.研究了QAM调制原理,其中包括信源编码、TS流标准格式转换、信道编码的原理及AD9857的工作原理等。并着重研究了信道编码过程,包括能量扩散、RS编码、数据交织、星座映射与差分编码等。 3.深入研究了基于FPAG与AD9857电路设计,其中包括详细研究了FPGA与AD9857的电路设计、在allegro下的PCB设计及光绘文件的制作,并做成成品。 4.简单介绍了FPGA的开发流程。 5.深入研究了基于FPAG代码开发,其中主要包括I2C接口实现,ASI到SPI的转换,信道编码中的TS流包处理、能量扩散、RS编码、数据交织、星座映射与差分编码的实现及AD9857的FPGA控制使其实现四路QAM的调制。 6.介绍代码测试、电路测试及系统指标测试。 最终系统指标测试表明基于FPGA与AD9857的四路DVB-C调制器基本达到了国标的要求。

    标签: DVBC 调制器

    上传时间: 2013-07-05

    上传用户:leehom61