用FPGA设计多功能数字钟
上传时间: 2013-11-16
上传用户:1234567890qqq
用FPGA设计多功能数字钟
上传时间: 2013-10-27
上传用户:ommshaggar
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。 关键词:Verilog HDL;硬件描述语言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA
上传时间: 2013-11-10
上传用户:hz07104032
一个简单的数字时钟程序,其中的date类派生于MFC CStatic 基类。
上传时间: 2014-11-30
上传用户:15736969615
/*大屏幕显示数字时钟*/ /*要求屏幕按640*480分辩率显示数字时钟,格式为12:18:30,表示12点18分30秒,共8个字符;*/ /*每个字符以80*100点阵显示,记时真确*/
上传时间: 2013-12-08
上传用户:jeffery
一个数字时钟的汇编语言程序
上传时间: 2013-12-03
上传用户:xlcky
一个数字时钟的系统工程
上传时间: 2013-12-18
上传用户:我们的船长
用verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
简单的数字时钟
标签: 数字时钟
上传时间: 2014-01-17
上传用户:lps11188
应用C51单片机控制的数字时钟显示程序,显示模块采用了简单易行的数码管
上传时间: 2015-04-07
上传用户:bakdesec