虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

功耗计算

  • 能精确计算C语言延时程序中延时时间的小工具

    能精确计算C语言延时程序中延时时间的小工具

    标签: 计算 C语言 延时程序 延时

    上传时间: 2013-07-29

    上传用户:357739060

  • 11201频率计算器含有多种频率计算工具,有LC谐振频率计算软件,RC谐振频率计算工具,并含有多种软件

    11201频率计算器含有多种频率计算工具,有LC谐振频率计算软件,RC谐振频率计算工具,并含有多种软件

    标签: 11201 计算工具 软件 频率计算器

    上传时间: 2013-07-26

    上传用户:mj16166

  • 电容充放电时间计算公式

    电容充放电时间计算公式电容充放电时间计算公式

    标签: 电容 充放电时间 计算公式

    上传时间: 2013-07-07

    上传用户:电子世界

  • 阻抗计算工具

    阻抗计算工具, 比较方便实用,阻抗计算工具, 比较方便实用,

    标签: 阻抗 计算工具

    上传时间: 2013-07-30

    上传用户:ziyu_job1234

  • MSC1211中文资料,pdf datasheet

    MSC1211 单片机是美国德州仪器公司最新推出的集成数字/模拟混合信号的高性能芯片,具有很高的计算速度,时钟频率达到33MHZ,降低了系统噪声和电源功耗,提高了对接收的信号射频数据处理能力;

    标签: datasheet 1211 MSC

    上传时间: 2013-07-05

    上传用户:thh29

  • 基于ARM架构的无线数据采集与处理终端的研究与开发

    随着计算机、通信及网络技术的高速发展,嵌入式系统广泛地渗透到各行各业及人们日常生活的方方面面中。由于嵌入式系统的复杂性不断增加,嵌入式操作系统成为了嵌入式系统中最重要的组成部分。在各种嵌入式操作系统中,Linux凭借其性能优异、结构清晰、平台支持广泛、网络支持强劲及开放源代码等多方面的优势,被嵌入式系统开发者广泛的采用。同时随着近几年来国内嵌入式领域发展非常迅速,其中32位ARM处理器结构体系的嵌入式CPU在商用领域、工控领域和军用领域都得到了广泛使用。 近几年随着无线通信技术、传感器技术、信息采集和处理技术的飞速发展,出现了低成本、低功耗、多功能的微型无线传感器节点。无线传感器网络是随着传感器节点的发展而兴起的计算机科学技术的一个新的研究领域,它是由一组无线传感器节点通过ad-hoc方式构成的无线网络,综合传感器技术、嵌入式计算技术、分布式信息处理技术和无线通信技术,能够协作地实时监测、感知和采集各种环境或监测对象的信息,并对其进行处理,并传送到需要这些信息的用户处。这种无线网络系统被广泛地用于国防军事、国家安全、环境监测、交通管理、医疗卫生、制造业、反恐救灾等领域,具有十分巨大的发展潜力,引起了学术界和工业界的高度重视。 目前,手持终端的应用范围主要是在商业领域,开发一款适合在工业现场等无线传感网络监控领域的手持终端是本文的初衷。本文从嵌入式系统的角度,采用目前比较流行的ARM9处理器和嵌入式Linux的操作系统,阐述手持终端硬件平台的设计和软件的移植方案;接着研究了系统引导程序的原理、设备驱动开发的关键点、根文件系统的制作方法。在此基础上,分析和移植引导程序U-Boot 1.1.4的实现、无线收发芯片CC2420的驱动开发和帧缓冲驱动的开发,并针对目标平台的特点完成了文件系统的构建;然后介绍了基于Qt/Embedded的图形界面开发的基础,最后对本文研究工作进行总结。

    标签: ARM 架构 无线 数据采集与处理

    上传时间: 2013-06-26

    上传用户:lguotao

  • (2,1,9)软判决Viterbi译码器的设计与FPGA实现

    卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了Viterbi算法的原理,重点讨论了决定Viterbi算法复杂度和译码性能的关键因素,在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器,并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下: 1.对输入数据采用了二比特四电平量化的软判决方式,对欧氏距离的计算方法进行了简化,以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式,和全并行的设计相比,在满足译码速度的同时,节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式,简化了控制模块的逻辑电路,优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法,与传统的寄存器交换法相比,减少了寄存器的使用,大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台,采用Modelsim仿真器对设计进行了功能仿真,结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法,巧妙地利用了Matlab算法仿真程序的输出结果,提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试,最大运行时钟频率110MHz,最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较,比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。

    标签: Viterbi FPGA 软判决 译码器

    上传时间: 2013-07-23

    上传用户:叶山豪

  • 基于ARM的嵌入式μClinux应用研究

    嵌入式系统近年持续迅猛发展,已经成为后PC技术时代信息化的中坚力量。由于嵌入式系统具有体积小、性能强、功耗低、可靠性高及面向行业应用的突出特点,目前已经广泛应用于网络、消费电子、国防军事及自动化控制等领域。 ARM(Advaneed RIS Cmachines)公司的32位RISC处理器,以其高速度、低功耗、低成本、功能强和特有的16/32位双指令集等诸多优异性能,已成为移动通信、手持计算、多媒体数字消费等嵌入式解决方案中的首选处理器。在众多的ARM处理器中,Samsung公司的S3C44B0X处理器以其低价格、低功耗及强大的网络支持等优点在市场上占有重要份额。 uClinux是从Linux衍生出来的优秀嵌入式操作系统,专门针对没有MMU的处理器设计,支持众多嵌入式处理器类型。uClinux继承了Linux的许多优秀性能,有良好的网络支持,完善的驱动支持,高度的模块化,开放的源码。uClinux已成为许多嵌入式系统研究领域的首选操作系统之一。 本课题以嵌入式手持式电能质量分析仪前期实验开发板为研究目标,根据嵌入式体系结构和嵌入式系统设计的原理,构建了基于Samsung公司S3C44B0X ARM7 TDMI处理器的硬件开发平台,并根据该硬件平台的结构特点移植了uClinux操作系统,同时针对uClinux实时性能不高和嵌入式平台硬件资源有限的缺点,结合uClinux多进程和共享内存机制设计了数据采集程序,实现了对三路0~2.5V模拟信号的高性能采集,增强了系统数据处理的实时性,提高了工作效率,为后续开发奠定了基础。 论文从嵌入式系统应用的角度出发,分析了嵌入式体系结构、uClinux运行机制和内核特点;阐述了Bootloader设计及操作系统移植的要点;介绍了接口驱动及上层应用程序的设计方法等问题。

    标签: Clinux ARM 嵌入式 应用研究

    上传时间: 2013-07-23

    上传用户:cjf0304

  • TIL300 TIL300A应用主要问题(包括工作状态,运放的选择和阻值的计算)的考虑14

    TIL300 TIL300A应用主要问题(包括工作状态,运放的选择和阻值的计算)的考虑14

    标签: TIL 300 300A 工作状态

    上传时间: 2013-04-24

    上传用户:libinxny

  • TDSCDMA频点拉远系统的FPGA设计与实现

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-04-24

    上传用户:18752787361