MSP430系列超低功耗16位单片机原理与应用
上传时间： 2013-07-15
上传用户：LouieWu
提出了一种基于微加速度计的无线惯性鼠标的设计方案。该方案以微加速度计ADXL213 作为信号检测元件,并采用低功耗处理器MSP430F135 和RF 芯片nRF401 进行信号处
标签： micro-accelerometer inertial wireless Design
上传时间： 2013-04-24
上传用户：AbuGe
喷油泵是柴油机燃油喷射系统中燃油的控制、供给单元，其性能的好坏直接决定着柴油机的加速性能、油耗大小、尾气的排放质量等。准确测试喷油泵的各种技术参数对提高柴油机的各项技术性能具有十分重要的意义。嵌入式系统技术已经成为了最热门的技术之一。基于ARM的嵌入式技术己经成为当前嵌入式领域研究的一个亮点。ARM公司的32位RISC处理器，以其高速度、低功耗、低成本、功能强等诸多优异性能，应用越来越广泛。uCLinux操作系统是从Linux衍生出来的一种操作系统，它是专为无MMU的微控制器开发的嵌入式Linux操作系统。它支持众多嵌入式处理器类型，具有完善的各类驱动支持。 本文从喷油泵试验台控制系统总体结构入手，在详细分析了系统所要检测和控制的参数的基础上，设计出喷油泵试验台控制系统总体架构。喷油泵试验台控制系统由两个模块组成：以80C196KB单片机为中心的喷油泵控制及数据采集系统，以S3C44BOX为中心的上位机监控及管理系统。下位机通过RS232串口接收上位机的命令并执行喷油泵试验台的电机转速控制、燃油温度控制、喷油次数计数、提前角监控及燃油压力显示。上位机是整个试验台控制系统的管理者，主要完成给下位机发送特定的操作命令，完成实验数据的显示、收集和存储，它有友好的中文显示界面，可以完成简单的数据管理操作。 文中详细阐述了上位机的操作系统uCLinux的特点和移植过程。同样对上位机的界面设计及运行环境MiniGUI进行了全面分析并给出移植和界面编程方法。在文章的最后，对喷油泵控制系统采用模糊控制算法进行优化设计。详细描述了模糊控制器设计所包含的三个主要部分：清晰量的模糊化接口、模糊控制规则及算法及模糊量的清晰化接口。 通过试验证实，本文设计的喷油泵试验台控制系统技术路线正确合理。相信该可靠实用的控制系统配合喷油泵试验台使用将具有良好的市场潜力。
上传时间： 2013-06-04
上传用户：2814413580
嵌入式系统是以应用为中心，以计算机为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。嵌入式系统一般由嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户的应用程序4部分组成，用于实现对其它设备的控制、监视或管理等功能。其广泛应用于控制领域、消费电子产品等行业，已成为现代电子领域的重要研究方向之一。而随着电子技术，多媒体技术及网络技术快速发展，视频监控系统也正在向嵌入式，数字化，网络化方向发展。嵌入式视频监控系统充分利用大规模集成电路和网络的科技成果，实现体积小巧，性能稳定，通讯便利的监控产品。本项的目的正是建立一个完整的基于 ARM9 核心处理器和嵌入式 Linux 操作系统的嵌入式视频监控系统。 本项目是在 ARM 微处理器平台上，移植嵌入式Linux操作系统，并完成视频采集、压缩、传输任务。系统采用 ARM 微处理器 AT91RM9200作为主处理器，以视频采集芯片 ADV7181 作为视频采集设备，用 H.263视频压缩协议对视频数据进行压缩，最后通过中兴通信公司 MG815+CDMA通信模块传输到服务器上。 本论文主要分成五个章节： 第一章:首先介绍ARM和嵌入式Linux操作系统的特点和当前的发展概况，然后说明了本文的课题背景及意义； 第二章:描述了硬件开发平台。本系统采用了 ALTMEL 的AT91RM9200为核心的开发平台，并扩展了以视频采集模块和CDMA无线传输模块； 第三章:描述了本系统的软件开发平台，包括嵌入式Linux开发流程以及移植到具体硬件平台需要完成的工作，如 U-Boot 的移植、Linux内核的编译与裁剪、文件系统的制作等； 第四章:首先论述了本系统中的难点 FIFO 设备的驱动编写，随后在对H.263视频压缩编码叙述的基础上针对块匹配运动估计给出了一种改进的菱形搜索算法代替原有的三步搜索法，并且通过实验结果证明，经算法改进优化的新菱形算法优于原先的三步搜索法； 第五章:得出了实验结果，完成了视频数据的无线网络传输。
上传时间： 2013-04-24
上传用户：martinyyyl
高精度电网功率因数测量加权插值FFT优化算法
上传时间： 2013-05-22
上传用户：88mao
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
现场可编程门阵列FPGA具有性能好、规模大、可重复编程、开发投资小等优点，在现代电子产品中应用得越来越广泛。随着微电子技术的高速发展，成本的不断下降，FPGA正逐渐成为各种电子产品不可或缺的重要部件。 FPGA软件复杂的设置和不同的算法、FPGA硬件多样的结构和丰富的功能、各个厂商互不兼容的软硬件等差异，都不仅使如何挑选合适的软硬件用于产品设计成为FPGA用户棘手的问题，而且使构造一个精确合理的FPGA软硬件性能的测试方法变得十分复杂。 基准测试是用一个基准设计集按照统一的测试规范评估和量化目标系统的软件或硬件性能，是目前计算机领域应用最广泛、最主要的性能测试技术。 通过分析影响FPGA软硬件性能基准测试的诸多因素，比如基准设计的挑选、基准设计的优化，FPGA软件的设置和约等，本文基于设计和硬件分类、优化策略分类的基准测试规范，提出了一组详尽的度量指标。 基准测试的规范如下，首先根据测试目的配置测试环境、挑选基准设计和硬件分类，针对不同的FPGA软硬件优化基准设计，然后按照速度优先最少优化、速度优先最大优化、资源和功耗优先最少优化、资源和功耗优先最大优化四种优化策略分别编译基准设计，并收集延时、成本、功耗和编译时间这四种性能数据，最后使用速度优先最少优化下的性能集、速度优先最少优化性能集、资源和功耗优先最少优化下的性能集、资源和功耗优先最大优化下的性能集、速度优先最少和最大优化之间性能集的差、速度优先最少优化下性能集的比较等十个度量指标量化性能，生成测试报告。 最后，本基准测试规范被应用于评估和比较Altera和Xilinx两厂商软硬件在低成本领域带处理器应用方面的性能。
上传时间： 2013-04-24
上传用户：zhangyi99104144
随着数字信号处理技术应用的不断深入，数字信号处理系统的实现面临着很多挑战，其中面临的四个主要问题是：速度、设计规模、功耗和开发周期。因此许多数字信号处理的实现方法被提出，其中基于FPGA的实现技术就是其中的重要技术之一。 本文以数字信号处理系统的实现为应用背景，着重研究了基于FPGA的数字滤波器实现技术。本文分为两个主要部分： 第一部分以Xilinx公司的FPGA为例，总结了FPGA设计的基本方法及设计流程，并在此基础上介绍了一种用于产品快速开发的设计方式—基于SystemGenerator的设计方式，这种设计方式向数字信号处理系统的设计者提供了自上而下的FPGA解决方案。 第二部分系统地研究了基于FPGA的数字滤波器实现技术。该部分首先研究了三种适合于FPGA的FIR滤波器实现方法，直接结构、转置结构及分布式算法。其次，讨论了针对直接结构FIR滤波器的乘法器优化技术，CSD编码和系数分解，以及针对转置结构FIR滤波器的乘法器优化技术，简化加法器图，并结合实例给出了它们的优化效果。再次，介绍了直接结构FIR滤波器中常用多操作数加法实现方法，二叉树和Wallace树，并在Wallace树的基础上提出了一种适合于FPGA的1比特多操作数加法结构，这种实现结构在实现采样字长与系数字长均为l比特的FIR滤波器时，使FPGA的资源利用率得到明显提高。最后还给出了三种FIR滤波器实现方法在FPGA中应用的优缺点及其适用性，并给出了一个带通滤波器的设计实例。 论文的研究成果已应用于“北斗一号”导航定位接收机中。
上传时间： 2013-08-01
上传用户：Andy123456
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
