虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

利用IP

  • 基于FPGA的GPIB控制器的IP核设计

    当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为SOC产业中的重要一环。 GPIB控制器芯片是组建自动测试系统的核心,在测试领域应用广泛。本人通过查阅大量的技术资料,分析了集成电路在国内外发展的最新动态,提出了基于FPGA的自主知识产权的GPIB控制器IP核的设计和实现。 本文首先讨论了基于FPGA的GPIB控制器的背景意义,接着对FPGA开发所具备的基本知识作了简要介绍。文中对GPIB总线进行了简单的描述,根据芯片设计的主要思想,重点在于论述怎样用FPGA来实现IEEE-488.2协议,并详细阐述了GPIB控制器的十种接口功能及其状态机的IP核实现。同时,对数据通路也进行了较为细致的说明。在设计的时候采用基于模块化设计思想,用VerilogHDL语言完成各模块功能描述,通过Synplifv软件的综合,用Modelsim对设计进行了前、后仿真。最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计,并用EDA工具下载到了FPGA上。 为了更好地验证设计思想,借助EDA工具对GPIB控制器的工作状态进行了软件仿真,给出仿真结果,仿真波形验证了GPIB控制器的工作符合预想。最后,本文对基于FPGA的GPIB控制器的IP核设计过程进行了总结,展望了当前GPIB控制器设计的发展趋势,指出了开展进一步研究需要做的工作。

    标签: FPGA GPIB 控制器 IP核

    上传时间: 2013-04-24

    上传用户:rockjablew

  • IP核实现与单片机和ARM的串口通信(FPGA的51)

    利用FPGA的51 ,IP核实现与单片机和ARM的串口通信

    标签: FPGA ARM 51 IP核

    上传时间: 2013-08-05

    上传用户:lalaruby

  • 利用FPGA实现DDS经过编译没有错误。编译环境为QuartusII7.2

    利用FPGA实现DDS经过编译没有错误。编译环境为QuartusII7.2,该环境集成了IP核,可以提高开发效率。

    标签: QuartusII FPGA DDS 7.2

    上传时间: 2013-08-10

    上传用户:zhuyibin

  • 基于EDA技术的单片机IP核设计

    本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。

    标签: EDA 单片机 IP核

    上传时间: 2013-10-28

    上传用户:标点符号

  • 基于EDA技术的单片机IP核设计

    本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。

    标签: EDA 单片机 IP核

    上传时间: 2013-11-14

    上传用户:qq1604324866

  • 使用LabVIEW FPGA模块设计IP核

    对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应用中得到更好的复用,也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用

    标签: LabVIEW FPGA IP核 模块设计

    上传时间: 2013-11-20

    上传用户:lnnn30

  • 基于Quartus II免费IP核的双端口RAM设计实例

      QuartusII中利用免费IP核的设计   作者:雷达室   以设计双端口RAM为例说明。   Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next;

    标签: Quartus RAM IP核 双端口

    上传时间: 2014-12-28

    上传用户:fghygef

  • 基于FPGA的DDS IP核设计方案

    以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用 SOPC技术,在一片 FPGA 芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。

    标签: FPGA DDS IP核 设计方案

    上传时间: 2013-11-06

    上传用户:songkun

  • VS1003 网络IP电话方案

    随着多媒体时代的深入,各种令人眼花缭乱的视频显示技术迅猛发展,与此同时,层出不穷的新兴应用也对产品音频性能提出了更高的要求,比如用电脑直接拨打IP电话、进行视频会议、仪器操作语音控制等场合都需要高质量的语音效果。在市场推动下,不仅传统模拟与混合信号器件供应商继续深耕不懈,一些新进入该领域的公司也推出多种创新性方案应对市场需求。本文提出了利用ARM7微控制器,uC/OS-II实时操作系统和DSP处理内核的音频处理芯片的音频处理方案。该方案能有效改善音质,提供清晰、自然的语音。 音频方面LPC2214+VS1003

    标签: 1003 VS IP电话 网络

    上传时间: 2013-10-14

    上传用户:1318695663

  • 通信IP网BFD应用的研究

    通信IP网作为实时业务传输载体,要求能够对相邻系统之间通信故障进行快速检测,在出现故障时可以快速切换到备份链路,以保证实时数据不间断传输。在研究BFD协议原理的基础上,根据通信IP网运行中出现的问题,应用BFD双向快速检测功能,实现了VRRP的Master/Backup状态毫秒级切换,并利用BFD会话检测静态路由所在链路的状态,实现一跳和多跳的静态路由自动切换,提高了通信IP网的可靠性。

    标签: BFD 通信IP网

    上传时间: 2013-11-09

    上传用户:wivai