VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。
上传时间： 2013-11-29
上传用户：1079836864
用以实现信号的任意分频，用于信号的精确分频
上传时间： 2016-05-31
上传用户：小眼睛LSL
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
上传时间： 2016-06-01
上传用户：6546544
BCSCTL1 = 0X00 //将寄存器的内容清零 XT2震荡器开启 LFTX1工作在低ACLK的分频因子为1
上传时间： 2014-01-22
上传用户：asdfasdfd
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）
上传时间： 2013-12-12
上传用户：haohaoxuexi
本源码已通过调试,里面有简单的分频做法和点亮18个LED灯
上传时间： 2016-06-24
上传用户：haohaoxuexi
vhdl3分频功能看名字就知道了，还用多说什么吗，大家都是聪明人
上传时间： 2014-01-05
上传用户：dongqiangqiang
电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序
上传时间： 2013-12-20
上传用户：jjj0202
一个可实现多倍（次）分频器VHDL源代码设计
上传时间： 2014-01-27
上传用户：2467478207
