数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2013-12-11
上传用户：黑漆漆
半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
上传时间： 2014-08-16
上传用户：trepb001
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。
上传时间： 2014-12-20
上传用户：dbs012280
基于vhdl的分频器设计，分频器在数字系统设计中应用频繁
上传时间： 2017-03-31
上传用户：脚趾头
介绍了各种分频器的设计，VHDL描述。包括偶数分频器，奇数分频器，办整数分频器
标签： 分频器
上传时间： 2017-05-18
上传用户：haohaoxuexi
此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小
上传时间： 2013-12-22
上传用户：671145514
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
上传时间： 2017-06-13
上传用户：1051290259
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。
上传时间： 2014-11-29
上传用户：1051290259
分别用分频比交错法及累加器分频法完成非整数分频器设计。
上传时间： 2014-01-01
上传用户：shus521
这是一个8分频的VHDL语言设计程序，也可以看成是8进制计数器
上传时间： 2013-12-22
上传用户：nanxia
