用CPLD控制曼彻斯特编解码器，很详细的文字说明。
标签： CPLD 控制 曼彻斯特 编解码器
上传时间： 2013-09-01
上传用户：xiaodu1124
本文详细介绍了制作电路板的方法及步骤.\r\n实验板的功能\r\n这个实验板可以做如下实验：\r\n1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验\r\n2．可以进行触发器、寄存器、计数器和一般时序电路的实验\r\n3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验\r\n4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验\r\n
标签： CPLD 电路 实验板
上传用户：吾学吾舞
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。
标签： CPLD GPS 数字
上传用户：wangdean1101
dsp下载器cpld程序\r\n感兴趣的朋友可以下来
标签： cpld dsp 下载器 程序
上传时间： 2013-09-02
上传用户：tedo811
JPEG2000分数位平面编码器的fpga电路实现
标签： JPEG 2000 fpga 分
上传时间： 2013-09-03
上传用户：牛布牛
本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.
标签： FPGA 光电编码器 输入 模块
上传用户：s363994250
论文格式，内含Viterbi编解码器的完整vhdl代码，文件为.nh格式
标签： Viterbi vhdl 编解码器 代码
上传用户：qiaoyue
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
标签： CPLD-FPGA 整数 分频器
上传用户：pioneer_lvbo
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
标签： VHDL 寄存器 数控振荡器 加法器
上传时间： 2013-09-04
上传用户：a471778
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是50秒左右。tck的频率还可以加倍，但是不太稳定，而且速度的瓶颈已经不在tck这里，而在通讯上面了。\r\n
标签： JTAG CPLD 源代码
上传用户：LANCE
