基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与
上传时间： 2013-08-08
上传用户：PresidentHuang
这样就可以在FPGA内实现双口RAM了...
上传时间： 2013-08-12
上传用户：squershop
在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
上传时间： 2013-08-17
上传用户：ysystc699
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
使用CPLD仿真8088核,内有源程序和说明,可以参考
上传时间： 2013-08-22
上传用户：eclipse
FPGA数字电子系统设计与开发实例导航光盘内附源码
上传时间： 2013-08-28
上传用户：r5100
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
上传时间： 2013-08-30
上传用户：cainaifa
用allegro画的ddr存储器电路。六层板设计，很好的参考资料
上传时间： 2013-09-06
上传用户：ddddddos
protel 常用封装 内有200多个常用原件。
上传时间： 2013-09-11
上传用户：toyoad
Protel99画的一款四层工控板内容详细，使用方便
上传时间： 2013-09-13
上传用户：1397412112
