随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法，Log-MAP译码算法和Max-Log-MAP译码算法，接着仔细分析了对系统性能影响的各个参数并逐一进行选择，最后对各个选择的系统进行仿真，对仿真的结果进行比较论证，确定满足系统性能要求的各个参数。 论文在系统仿真分析论证的基础之上，进行了Turbo码编码器的设计实现和硬件测试，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现和硬件测试。最后完成整个通信系统的搭建和调试。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了时序功能验证和FPGA定点仿真测试。
上传时间： 2013-05-30
上传用户：www240697738
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-04-24
上传用户：赵安qw
常模信号是一类非常重要的信号，而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此，常模算法引起了众多学者的广泛关注。近年来，常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此，常模算法在其他领域也是备受瞩目，如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外，常模算法已经不仅仅局限在应用于常模信号，也可应用于多模信号[3]等。 本文对常模算法在多用户检测领域的应用以及FPGA[4]实现作了较多的研究工作，共分六章进行阐述。第一章为绪论，介绍了论文相关背景和本文的结构；第二章首先对常模算法作了理论分析，并改进了传统的2-2型常模算法，我们称之为M2-2CMA，它在误码率性能上有一些改善；之后在MATLAB平台上搭建了仿真平台，分析了常模算法在多用户检测中的应用；第三章研究了相关文献，简单介绍了FPGA概念及其设计流程和设计方法，并对VerilogHDL以及Quartus软件做了简要介绍；第四章则详细介绍了常模算法的FPGA实现，用一种基于统计数据的方法确定了数据位长及精度，提出了其实现的系统框图，并详细阐述了各主要模块的设计与实现，同时给出了最后的报告文件以及最高数据处理速度；第五章则在MATLAB平台和QuartuslI的基础上搭建了一个仿真平台，借助于平台分析了2-2型常模算法移植到FPGA平台后的性能，对不同的精度对系统性能的影响做了讨论，也统计了不同信噪比、多址干扰下的误码率性能。最后一章是对全文的总结和对未来的展望。
上传时间： 2013-06-23
上传用户：hzy5825468
扩频通信具有较强的抗干扰、抗侦查和抗衰落能力,可以实现码分多址,目前广泛应用于通信抗干扰、卫星通信、导航、保密通信、测距和定位等各个方面。另外,随着集成电路技术的飞速发展,数字接收机和软件无线电也已经是现代通信研究的一个热点。 本文正是顺应这种发展趋势,在某工程项目的通信分系统中建立CDMA直接序列扩频通信系统。 本文作者承担了多点无线扩频通信系统的研究,建立了一个完整的仿真系统。提出了适合于本系统的实现算法,同时还建立了基于软件无线电平台的系统的全FPGA设计和实现,包括各个模块的测试和整个系统的联合测试。 文章的主要内容如下： 1.简述了扩频通信及软件无线电的发展及现状。 2. 对直扩系统的基本原理和系统中采用的相关关键技术进行了阐述。相关关键技术包括扩频码的研究和选取,扩频码同步的研究,包括捕获算法和跟踪算法的研究,以及自适应门限的研究。 3.详细讨论了该多点无线通信系统的设计与实现,提出了适合于本系统的算法。首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。仿真结果证明算法的正确性,仿真性能也能满足系统设计的要求。 4.介绍了该多点无线通信系统的硬件平台与系统调试。首先介绍了系统的硬件平台和硬件框图,介绍了系统的相关器件及其配置,接着介绍了FPGA的开发流程、开发工具、设计原则及遇到的相关问题,最后介绍了系统的设计验证与性能分析,给出了系统的调试方案和调试结果。 本文所讨论的多点无线通信系统已经在某工程项目的通信分系统中实现。目前工作正常,性能良好,具有通用性、可移植性,有重要的理论及实用价值。
上传时间： 2013-04-24
上传用户：wzr0701
本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
扩频通信是一种性能优异的通信方式，自其诞生之日起就受到了业内人士的广泛关注。本文以DS/SS接收机为基础，围绕相关的理论和技术，开展了载波跟踪技术FPGA实现的研究。 论文首先综述了课题的来源、背景和意义，阐述了DS/SS接收系统前端处理模块和信号处理模块的结构，指出了本课题的关键技术。与此同时，作者在参考了大量国内外有关文献的基础上，深入研究了四相鉴频、自动频率跟踪鉴频以及反正切鉴相等载波跟踪鉴频、鉴相算法，并根据这些理论设计了FLL与PLL相结合的载波跟踪策略，完成了CPAFC和Costas环路仿真和性能分析。 其次，论文对载波跟踪环路的硬件电路进行了设计，其中包括基带信号处理的混频、相关和积分清洗模块，误差量的提取和控制模块，以及本地载波的产生模块等，并在Altera公司的Stratix系列芯片----EP1S808956C6上对每个组成模块进行了功能和时序上的仿真与实现，之后对系统各模块进行了集成，解决了系统实现的同步问题。 最后，论文对系统作了实验总结与分析，包括板级验证总结与分析、接收机载波跟踪性能分析，以及对载波同步技术的总结和展望。
上传时间： 2013-04-24
上传用户：qazwsxedc
本文重点研究的是补偿编码键控(CCK)的调制与解调算法原理，以及基于FPGA进行的系统设计实现。作为IEEE802.11b标准中关键的调制技术，CCK码具有良好的相关特性，能够在高速率传输数据的同时有效的克服多径效应。本文首先对WLAN的结构和特点进行了简单介绍，对其中的IEEE802.11b标准进行了研究，并着重分析了其物理层基带部分的结构和规范。然后系统的介绍了CCK码的特点，重点对11Mb/s模式下基于“基本CCK码字集”的CCK调制原理和基于快速沃尔什变换(FWT)块的CCK解调原理进行了分析讨论。接下来通过在Matlab中对调制和解调方案的仿真，得到了正确的理论数据，并验证了系统设计的可行性。最后在Xilinx公司的ISE6.2开发环境下，使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计，然后将整个系统在ModelSim中进行了功能仿真。理论分析和仿真结果的比较表明系统设计是正确的，而且系统性能良好。 本文所设计的基于FPGA的CCK调制和解调系统具有集成度高、稳定性强和能够在线软件更新等特点。研究成果可以给将来设计更高性能、更高集成度的基带WLAN芯片提供基础。
上传时间： 2013-06-02
上传用户：yoleeson
随着科技的发展和社会的进步，数字电视已逐渐成为现代电视的主流。利用今年是奥运年的契机，研究和推广数字电视广播具有重大的意义。2006年8月底我国出台的数字多媒体/电视广播(DMB-T)标准，确立了中国自己的技术标准。以此来发展拥有自主知识产权的数字电视事业，不仅可以满足广大人民群众日益增长的物质、文化要求，还可以带动相关产业快速发展。 本课题在深入研究DMB-T国家标准的基础上，首先对系统的调制系统进行了设计规划，然后对信道调制的星座映射、系统信息插入、帧体数据处理、PN序列插入的帧形成模块和成形滤波模块进行了设计和仿真，并验证了其正确性。 3780个子载波的时域同步正交多载波技术(TDS-OFDM)是DMB-T调制系统的关键技术之一。由于载波数不是2的整数次幂，考虑到实现的有效性，不能采用现已成熟的基-2或基-4的快速傅立叶变换(FFT)算法。针对调制系统中特有的3780点IFFT，课题深入分析和比较了Cooley-Tukey、Winograd和素因子三种离散快速傅立叶变换算法的特点和性能，综合利用了三种算法优势，考虑了算法的复杂度、运算的速度、资源的消耗，设计出一种新的算法，进行了Matlab验证和基于FPGA(现场可编程门阵列)的仿真。分析表明，该算法所需的加法、乘法次数已很逼近4096点FFT算法。 DMB-T发射端的基带成形滤波采用了平方根升余弦滚降滤波，由于其0.05的滚降系数在实现中比较苛刻，所以是设计的难点之一。本课题利用Matlab工具采用了等纹波最优滤波的方法设计了169阶数字滤波器，其阻带衰减达到了46.9dB，完全符合标准的要求；利用四倍插值的方法实现了I、Q合路的该滤波器的FPGA设计，并进行了设计优化，显著降低了滤波器的运算量，大大节约了实现该滤波器所需的乘法器资源。
上传时间： 2013-06-28
上传用户：camelcamel690
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中，要实现高临感的多屏幕无缝拼接以及曲面组合显示，显示系统还需要运用几何数字变形及边缘融合等图像处理技术，实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机，它实时采集图形服务器，或者PC的图像信号，通过图像处理模块对图像信息进行几何校正和边缘融合，在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片，并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块，用于上电时对系统在图像变化处理时所需参数进行传递，并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法，接着提出了系统的设计方案及模块划分，然后围绕FPGA的设计介绍了SDRAM控制器的设计方法，最后介绍了ARM处理器的接口及外围电路的设计。
上传时间： 2013-04-24
上传用户：1047385479
