pcb
上传时间： 2013-11-29
上传用户：marten
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
电路板布局………………………………………42.1 电源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 两层板和四层板………………………………………………………42.1.3 单层板和二层板设计中的微处理器地……………………………….42.1.4 信号返回地……………………………………………………………52.1.5 模拟数字和高压…………………………………………………….52.1.6 模拟电源引脚和模拟参考电压……………………………………….52.1.7 四层板中电源平面因该怎么做和不应该怎么做…………………….52.2 两层板中的电源分配……………………………………………………….62.2.1 单点和多点分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格栅化地……………………………………………………………….72.2.4 旁路和铁氧体磁珠……………………………………………………92.2.5 使噪声靠近磁珠……………………………………………………..102.3 电路板分区………………………………112.4 信号线……………………………………………………………………...122.4.1 容性和感性串扰……………………………………………………...122.4.2 天线因素和长度规则………………………………………………...122.4.3 串联终端传输线…………………………………………………..132.4.4 输入阻抗匹配………………………………………………………...132.5 电缆和接插件……………………………………………………………...132.5.1 差模和共模噪声……………………………………………………...142.5.2 串扰模型……………………………………………………………..142.5.3 返回线路数目……………………………………..142.5.4 对板外信号I/O的建议………………………………………………142.5.5 隔离噪声和静电放电ESD ……………………………………….142.6 其他布局问题……………………………………………………………...142.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板………...152.6.2 易感性布局…………………………………………………………...15
上传时间： 2013-10-10
上传用户：dudu1210004
印刷电路板PCB 的一般布局原则在一些相对难懂的文件中得到总结一些原则是特殊适用于微控制器的然而这些原则却被试图应用到所有的现代CMOS 集成电路上这个文件覆盖了大部分已知和已经发表的使用在低噪声无屏蔽环境的布局技术研究是针对两层板的假设最大可接受的噪声水平为30dB或更大比FCC 第15 部分更严格这个噪声水平看起来是欧洲和美国汽车市场能接受的噪声上限这个文件并不总是解释给出技术中的为什么因为它的意图只是作为参考文件而不是作为辅助教育文件要提醒读者的是即使在原先的设计中并没有使用一种给定的技术而电路仍然具有可以接受的性能并不代表这种技术没有用处随着时间的推移集成电路芯片的速度和集成度也在提高每一种隔离和减小噪声的方法都会得到使用.
上传时间： 2013-10-30
上传用户：410805624
减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17
上传时间： 2013-10-24
上传用户：18165383642
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
Mini2440是一款真正低价实用的ARM9开发板，是目前国内性价比最高的一款学习板；它采用Samsung S3C2440为微处理器，并采用专业稳定的CPU内核电源芯片和复位芯片来保证系统运行时的稳定性。mini2440的PCB采用沉金工艺的四层板设计，专业等长布线，保证关键信号线的信号完整性，生产采用机器贴片，批量生产；出厂时都经过严格的质量控制，配合这本十分详细的手册，可以迅速帮你掌握嵌入式 Linux和WinCE开发的流程，只要有C语言基础的人一般2周即可入门。 附件含有MINI2440原理图和封装库
上传时间： 2013-10-08
上传用户：1595690
PCB设计完成后我们需要进行Gerber文件的输出，方便PCB板厂进行生产，下面以一个6层板为实例，给大家介绍下Gerber文件输出的步骤和详细设置。
上传时间： 2013-10-21
上传用户：a3318966
我司工程部编写的简单的要求
上传时间： 2014-12-08
上传用户：王楚楚
DXP
标签： 四层板
上传时间： 2015-01-01
上传用户：qunquan
