虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

全志A40i

  • 基于软开关全桥变换器的电动汽车充电电源设计.rar

    当今世界,环境污染严重,能源出现危机,机动车辆排气污染已占城市大气污染的很大比重,电动汽车作为无污染交通工具,在市场上具有很大的优越性。而电动汽车充电技术也在不断发展,不断优化。奥运临近,我国为把2008年北京奥运会办成真正的绿色奥运,将在奥运村及北京很多范围内使用电动汽车。本论文针对2008北京奥运会用电动汽车,对其充电电源进行了系统的研究设计。本文提出了以零电压零电流(ZVZCS)全桥软开关变换器为主拓扑的充电电源系统,实现了较高功率因数与高效率的充电设备。文中首先总结了电动汽车充电电源的研究现状和充电控制策略,进行了多种全桥软开关拓扑比较,最终选择采用副边简单辅助电路的ZVZCS变换器拓扑,该拓扑使用一个电容和两个二极管构成副边辅助电路,无需有损元件和有源开关器件,辅助电路构成简单,控制方法简单,能很好的实现主开关器件的ZVZCS,也能嵌位副边整流电压。以可靠性为大前提,对充电电源进行了参数设计。另外,本文针对轻载情况下,超前臂不能实现零电压开通的问题,对变换器进行了改进,实现了全负载范围的软开关。实验结果验证了该拓扑应用于电动汽车充电电源的可行性。

    标签: 软开关 全桥变换器 电动汽车充电

    上传时间: 2013-07-13

    上传用户:wdq1111

  • 全桥逆变电路IGBT模块的实用驱动设计.rar

    院介绍了全桥逆变电路的工作方式袁探讨了陨郧月栽的栅极特性及动态开关过程遥陨郧月栽栅原射极和栅原 集极间的寄生电容与其他分布参数的综合作用会对驱动波形产生不利影响遥栅极驱动电压必须有足够 快的上升和下降速度袁使陨郧月栽尽快开通和关断袁以减小开通和关断损耗遥在 陨郧月栽导通后袁驱动电压 应保持在垣员缘 灾左右袁保证陨郧月栽处于饱和状态曰在 陨郧月栽关断期间袁陨郧月栽 的栅极需加反向偏置电压袁 避免陨郧月栽 的误动作遥最后给出了针对全桥逆变电路 陨郧月栽 模块设计的分立元件驱动电路及其实验 结果遥 关键词院陨郧月栽曰全桥逆变曰驱动电路

    标签: IGBT 全桥 逆变电路

    上传时间: 2013-05-20

    上传用户:cy1109

  • 基于DSP的全数字通信高频开关电源的研究与设计.rar

    随着电信业的迅猛发展,电信网络总体规模不断扩大,网络结构日益复杂先进。作为通讯支撑系统的通讯用基础电源系统,市场需求逐年增加,其动力之源的重要性也日益突出。庞大的电信网络高效、安全、有序的正常运行,对通信电源系统的品质提出了越来越严格的要求,推动了通信电源向着高效率、高频化、模块化、数字化方向发展。 本文在广泛了解通信电源的行业现状和研究热点的基础上,深入研究了开关电源的基本原理及相关技术,重点分析了开关电源功率因数技术及移相全桥软开关PWM技术的基本原理,并在这基础上设计了一款通信机房常用的48V/25A的通信电源模块,该电源模块由功率因数校正和DC/DC变换两级电路组成,采用了一些最新的技术来提高电源的性能。例如,在电路拓扑中引入软开关技术,通过采用移相全桥软开关PWM变换器实现开关管的零电压开通,减小功率器件损耗,提高电源效率;采用高性能的DSP芯片对电源实现数字PWM控制,克服了一般单芯片控制器由于运行频率有限,无法产生足够高频率和精度的PWM输出及无法完成单周期控制的缺陷;引入了智能控制技术,以模糊自适应PID控制算法取代传统的PID算法,提高了开关电源的动态性能。 整篇论文以电源设计为主线,在详细分析电路原理的基础上,进行系统的主电路参数设计、辅助电路设计、控制回路设计、仿真研究、软件实现。

    标签: DSP 全数字 通信

    上传时间: 2013-05-26

    上传用户:l254587896

  • TI全系列sch元件库(包括5402).rar

    TI公司全系列sch元件库(包括5402)

    标签: 5402 sch 元件库

    上传时间: 2013-07-04

    上传用户:jingfeng0192

  • 50V50A移相全桥ZVSDCDC变换器的设计.rar

    随着通讯技术和电力系统的发展,对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此,对其进行研究设计具有十分重要的意义。 首先,论文阐述PWM DC/DC变换器的软开关技术,且根据移相控制PWM全桥变换器的主电路拓扑结构,选定适合于本论文的零电压开关软开关技术的电路拓扑,并对其基本工作原理进行阐述,同时给出ZVS软开关的实现策略。 其次,对选定的主电路拓扑结构进行电路设计,给出主电路中各参量的设计及参数的计算方法,包括输入、输出整流桥及逆变桥的器件的选型,输入整流滤波电路的参数设计、高频变压器及谐振电感的参数设计以及输出整流滤波电路的参数设计。 然后,论述移相控制电路的形成,对移相控制芯片进行选择,同时对移相控制芯片UC3875进行详细的分析和设计。对主功率管MOSFET的驱动电路进行分析和设计。 最后,基于理论计算,对系统主电路进行仿真,研究其各部分设计的参数是否合乎实际电路。搭建移相控制ZV SDC/DC全桥变换器的实验平台,在系统实验平台上做了大量的实验。 实验结果表明,论文所设计的DC/DC变换器能很好的实现软开关,提高效率,使输出电压得到稳定控制,最后通过调整移相控制电路,可实现直流输出的宽范围调整,具有很好的工程实用价值。

    标签: ZVSDCDC 50V50A 移相全桥

    上传时间: 2013-08-04

    上传用户:zklh8989

  • 全功能交通灯设计智能交通灯.rar

    全功能交通灯设计+智能交通灯 全功能交通灯设计+智能交通灯

    标签: 交通灯 智能交通灯

    上传时间: 2013-06-19

    上传用户:xg262122

  • 全数字超声诊断系统部分核心算法的FPGA实现.rar

    60年代初,国际上首次将B超诊断仪应用于临床诊断,40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展,目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容,研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点,可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手,在对超声诊断系统中的几个关键技术进行分析的基础上,重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体,在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证,分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外,采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计,编译下载至FPGA中,最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案,具有高速度、高精度、高集成度、便携的特点,为全数字化便携超声诊断设备的研制打下了基础。 @@关键词:超声诊断系统;FPGA;数字FIR滤波器;CORDIC算法;SPI总线

    标签: FPGA 全数字 超声诊断系统

    上传时间: 2013-07-07

    上传用户:hxy200501

  • 最全的IC封装代号及尺寸.rar

    最全的IC封装代号及尺寸 帮助我们更快的找到药封装的器件

    标签: IC封装 代号 尺寸

    上传时间: 2013-06-12

    上传用户:zyt

  • 很全的电子元器件基础知识讲义.rar

    电子技术基础 很全的电子元器件基础知识讲义.rar

    标签: 电子元器件 基础知识 讲义

    上传时间: 2013-05-25

    上传用户:003030

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720