我们参加创业设计大赛入围省挑战杯的作品 完整的程序我这里有 可以和我联系 http://blog.sina.com.cn/u/14276831
上传时间： 2013-11-28
上传用户：15071087253
第二届全国高校 BBS 程序开发大赛\算法组
上传时间： 2015-07-04
上传用户：璇珠官人
％直接型到并联型的转换 ％ ％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分 ％B为包含各bk的K乘2维实系数矩阵 ％A为包含各ak的K乘3维实系数矩阵 ％b为直接型分子多项式系数 ％a为直接型分母多项式系数 ％
上传时间： 2014-01-20
上传用户：lizhen9880
直接型到级联型的形式转换 ％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数 ％a 为直接型的分母多项式系数 ％b0为增益系数 ％B 为包含各bk的K乘3维实系数矩阵 ％A 为包含各ak的K乘3维实系数矩阵 ％
上传时间： 2013-12-30
上传用户：agent
国际程序设计大赛的获奖作品,忘记是哪一年的了.反正是相当的牛了.
上传时间： 2015-08-06
上传用户：qw12
大家看看,次文件非常好,适合大学生做毕业设计
上传时间： 2015-08-07
上传用户：ynwbosss
2005百度之星程序设计大赛总决赛题目解答
上传时间： 2015-08-29
上传用户：hjshhyy
《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计
上传时间： 2014-07-31
上传用户：1583060504
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
软件设计大赛的作品,学生登陆系统.包含数据库
上传时间： 2015-09-29
上传用户：bruce
