虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

克隆算法

  • 基于FPGA的中频数字化若干关键算法

    软件无线电技术自20世纪90年代提出以后,在许多通信系统中得到了广泛应用。本文研究了一种软件无线电数字通信系统方案的设计,并着重研究了其中中频处理单元的设计和实现。针对实际应用,本文提出了一个基于FPGA和DSP的软件无线电中频/基带数字化处理系统的设计方案。该系统的特点是所有的中频信号处理算法全部由软件实现,它主要包括高速A/D、超大规模FPGA芯片、高速DSP芯片和外部存储器等,其中超大规模FPGA芯片和高速的DSP芯片是系统的核心。DSP芯片采用的是TI公司的C6416,FPGA芯片采用的是Xilinx公司的XC2V2000FG676,既兼顾速度和灵活性,又具有较强的通用性。 本文根据“基于FPGA的中频数字化处理平台的建立及若干关键算法的实现”研究课题,主要完成了软件无线电通信系统中频数字化若干关键算法实现的任务,具体包括通用数字中频板的设计、中频板上FPGA和DSP、D/A的接口设计、各种数字通信关键技术(数字上/下变频、调制解调、信道编译码、交织解交织等)的FPGA实现。本文研究的系统分别在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等软件中进行了仿真和验证,并已交付使用。结果表明,本文提出的方案正确可行,达到了预定要求。本文的工作对其它软件无线电系统的实现也具有较大的参考价值。

    标签: FPGA 中频数字化 关键算法

    上传时间: 2013-04-24

    上传用户:thinode

  • 交织与解交织的算法研究及FPGA实现

    本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案,本文对其性能进行了分析比较,选择了一种工程中实用的设计方案进行设计,并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素,文中采用了单口SRAM实现,减少了对存储器的使用,利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织,使用verilogHDL硬件描述语言来描述解交织器,用Cadence Nc-verilog进行仿真,Debussy进行debug,在Altera公司的FPGA开发板上进行测试,然后用ASIC实现。测试结果证明:时间解交织器的输出正确,实现速度较快,占用面积较小。

    标签: FPGA 算法研究

    上传时间: 2013-04-24

    上传用户:梧桐

  • 连续相位调制研究及其解调算法

    本文主要研究了近年来发展很快的一种高效的调制技术——连续相位调制(CPM)。与其它调制技术相比,它具有较高的带宽和功率利用率,这也令它在通信资源日益紧张的今天得到了越来越多的关注。CPM信号包含大量的信号形式,它们的共同特点是信号包络恒定、相位连续,尤其适合于无线通信。 本文首先介绍了CPM信号的一般表达式及其功率谱密度公式,在此基础上对CPM信号特性做了分析研究,并对其功率谱密度进行了计算机仿真,分析得出了CPM信号各调制参数的取值对其谱特性的影响;然后对CPM信号的各种解调方法进行了深入研究,对不同方法的解调性能作了仿真,通过比较分析得出解调性能、调制参数与系统实现复杂度之间相互制约的关系;最后,在前面分析研究的基础上,完成了一个实际通信系统中信号检测算法的。FPGA实现。

    标签: 相位调制 解调算法

    上传时间: 2013-05-29

    上传用户:baiom

  • 自适应滤波器算法设计及其FPGA实现

    自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术,算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象,提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系,得到滤波器最佳自适应参数的方法。并分析了在平稳和非平稳环境噪声下,滤波器的收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 在分析梯度自适应格型算法的基础上,提出利用最佳反射系数的收敛性和稳定性,得到了梯度自适应格型滤波器的定步长改进方法;并以改进的梯度自适应格型和线性组合器组成梯度自适应格型联合处理算法,在同样环境噪声下,相比自适应横向LMS算法,其各项性能指标都得到了极大地改善,而且有利于节省硬件资源。 设计了自适应横向LMS滤波器和梯度自适应格型联合处理滤波器的电路模型,并用驰豫超前技术对两类滤波器进行了流水线优化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具,完成了滤波器的FPGA硬件设计与仿真实现。并以FPGA实现的3节梯度自适应格型联合处理器为核心,设计了一种TD-SCDMA系统的自适应波束成形器,分析表明可以很好地利用系统提供的参考信号对下行波束进行自适应成形。

    标签: FPGA 自适应滤波器 算法设计

    上传时间: 2013-07-16

    上传用户:xyipie

  • FPGA装箱和划分算法研究

    随着集成电路的设计规模越来越大,FPGA为了满足这种设计需求,其规模也越做越大,传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制,其次就是计算机软件面临很大挑战,所有复杂问题全部集中到布局布线(P&R)这一步,而实际软件处理过程中,P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力,多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元),并且内部的逻辑单元之间共享连线资源,这种结构有利于减少芯片面积和提高布通率。与此同时,FPGA的EDA设计流程也多了一步,那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤,该步骤既可以认为是工艺映射的后处理,也可认为是布局和布线模块的预处理,这一步不仅需要考虑打包,还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁,该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素,提出新的FPGA装箱算法,可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数,从而达到减少布线所需的通道数。该算法和以前的算法相比较,无论从面积,还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析,如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率,同时还可以提高运行速度。 另外,本文还提出将电路分解成为多块,分别下载到各个芯片的解决方案。以解决FPGA由于容量限制,而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数,采用较好的目标函数来达到较优结果。

    标签: FPGA 划分算法

    上传时间: 2013-04-24

    上传用户:zhaoq123

  • IMDCT算法研究及其FPGA实现

    近年来,随着多媒体技术的迅猛发展,电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多,而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案,在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中,低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点,具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤,因此适于硬件实现,以降低处理器的开销和功耗,来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程,以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法,并在已有算法的基础上进行了改进,减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案,结合算法进行了实现结构的优化,并在EDA环境下具体实现,用硬件描述语言设计、综合、仿真,且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。

    标签: IMDCT FPGA 算法研究

    上传时间: 2013-06-11

    上传用户:亮剑2210

  • 改进的图像自嵌入水印算法及其MATLAB实现

    提出通过对分块图像的DCT 系数进行动态范围压缩来改进传统的基于DCT 变换的图像自嵌入水印算法,并结合灰度变换函数与JPEG 标准量化表重新设计了DCT 系数码长分配表,大幅度提升了量化过程保留的图

    标签: MATLAB 图像 水印算法

    上传时间: 2013-07-28

    上传用户:小鹏

  • 蓝牙跳频技术研究及其改进算法

    本文研究了蓝牙的跳频算法,结合SystemView和Matlab两种软件,对其跳频内核进行仿真和分析。同时,对一种特别用于蓝牙的跳频改进方案——链路状态历史纪录表的方法进行研究。关键字: 蓝牙

    标签: 蓝牙 技术研究 改进算法 跳频

    上传时间: 2013-07-06

    上传用户:小草123

  • 图像处理算法研究及硬件设计

    随着图像分辨率的越来越高,软件实现的图像处理无法满足实时性的需求;同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上,用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构,架构包括PC机预处理和通信软件,控制模块,计算单元,存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现,根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口,不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波,中值滤波,卷积运算及高斯滤波,形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略,通过性能分析,FPGA实现图像处理在时间上比软件处理有了很大的提高;通过结果的比较,发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进,提高了算法的可用性,同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的,在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究,为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。

    标签: 图像处理 算法研究 硬件设计

    上传时间: 2013-05-30

    上传用户:水瓶kmoon5

  • 基于FPGA的旋转变压器解码算法

    由于旋转变压器的高精度高可靠性等特点,广泛的应用于如航空、航天、船舶、兵器、雷达、通讯等领域。旋转变压器输出模拟量交流信号,经过数字处理转换为数字角度信号才能进入计算机或其他控制系统,而这种数字处理比较复杂,采用专用的旋转变压器解码芯片想达到理想的精度通常需要较高的成本,限制了它在其他领域的应用。传统的角测量系统面临的问题有:体积、重量、功耗偏大,调试、误差补偿试验复杂,费用较高。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展,也使电子设计的规模和集成度不断提高。同时也带来了电子系统设计方法和设计思想的不断推陈出新。 本文的目的是研究利用FPGA实现旋转变压器的硬件解码算法,设计基于FPGA的旋转变压器解码系统。 在本文所设计的系统中,通过FPGA芯片产生旋转变压器的激励信号,再控制A/D转换器对旋转变压器的模拟信号的数据进行采样和转换,并对转换完的数据进行滤波处理,使用基于CORDIC算法流水线结构设计的反正切函数模块解算出偏转角θ,最后通过串行口将解算的偏差角数据输出。本文还分析了该系统误差产生的原因和提高系统精度的方法。 实验结果表明,本文所设计的旋转变压器解码器的硬件组成和软件实现基本能够较精确的完成上述的信号转换和数据运算。

    标签: FPGA 旋转变压器 解码 算法

    上传时间: 2013-05-23

    上传用户:gdgzhym