虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

光衰减器

  • 基于ARM控制的新型零电压零电流全桥DCDC变换器的研制

    软开关技术是电力电子装置向高频化、高功率密度化发展的关键技术,已成为现代电力电子技术研究的热点之一。微处理器的出现促进了电力电子变换器的控制技术从传统的模拟控制转向数字控制,数字控制技术可使控制电路大为简化,并能提高系统的抗干扰能力、控制灵活性、通用性以及智能化程度。本文提出了一种利用耦合输出电感的新型次级箝位ZVZCS PWM DC/DC变换器,其反馈控制采用数字化方式。 论文分析了该新型变换器的工作原理,推导了变换器各种状态时的参数计算方程;设计了以ARW芯片LPC2210为核心的数字化反馈控制系统,通过软件设计实现了PWM移相控制信号的输出;运用Pspice9.2软件成功地对变换器进行了仿真,分析了各参数对变换器性能的影响,并得出了变换器的优化设计参数;最后研制出基于该新型拓扑和数字化控制策略的1千瓦移相控制零电压零电流软开关电源,给出了其主电路、控制电路、驱动电路、保护电路及高频变压器等的设计过程,并在实验样机上测量出了实际运行时的波形。 理论分析与实验结果表明:该变换器拓扑能实现超前桥臂的零电压开关,滞后桥臂的零电流开关;采用ARM微控制器进行数字控制,较传统的纯模拟控制实时反应速度更快、电源稳压性能更好、外围电路更简单、设计更灵活等,为实现智能化数字电源创造了基础,具有广泛的应用前景和巨大的经济价值。

    标签: DCDC ARM 控制 全桥

    上传时间: 2013-08-03

    上传用户:cc1

  • LDPC码编码器FPGA实现研究

    LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下,结合连续相位MSK调制,满足归一化信噪比SNR=2dB时,系统误码率低于10-4。根据课题背景,本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比,编码复杂度大,成为编码硬件实现的一个障碍;论文针对实际系统的预期指标,通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析,基于1/2码率,1024和2048两种帧长,设计了三种编码器的备选方案,分别为直接下三角编码器,串行准循环编码器和二阶准循环编码器。 对于每种编码器,分别设计了其整体结构,并对每种编码器的功能模块进行深入研究,设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真;根据时序仿真结果和综合报告对三种编码方案进行比较,最终选择串行准循环编码器作为硬件实现的编码方案。 最后,在FPGA中硬件实现了串行准循环编码器并对其进行测试,利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。

    标签: LDPC FPGA 编码器 实现研究

    上传时间: 2013-08-02

    上传用户:林鱼2016

  • LDPC码译码器FPGA实现研究

    LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动,成为研究的热点。随着研究的不断深入和技术的发展,目前,LDPC码已经被多个通信系统定为信道编码方案,并被应用到第二代数字视频广播卫星(DVB—S2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞大,译码时序控制复杂,如何实现LDPC码译码器成为了人们研究的重点。 论文以基于FPGA实现LDPC码译码器为研究目标,主要对译码算法选择、译码数据量化、定点数据表示方式、译码算法关键运算单元的FPGA设计和译码的时序控制进行了深入研究。首先分析了LDPC码的基本译码原理和常用译码算法。然后重点分析了BP算法、Log-BP算法、最小和算法和归一化最小和算法,并对四种译码算法的纠错性能和译码复杂度进行比较论证,选出适合硬件实现的译码方案。结合通信系统,对译码算法进行仿真分析,确定了译码算法的各个参数值和译码量化方案。 在系统仿真分析论证的基础之上,以归一化最小和译码算法为理论方案,利用硬件描述语言编写译码功能模块,并基于FPGA实现了固定译码长度的LDPC码译码器,利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证,最后模拟通信系统完成了译码器的硬件测试。

    标签: LDPC FPGA 译码器 实现研究

    上传时间: 2013-04-24

    上传用户:1234567890qqq

  • 利用AD650压频转换器设计频压转换器

    利用AD650压频转换器设计频压转换器:

    标签: 650 AD 压频转换器 转换器

    上传时间: 2013-06-03

    上传用户:pinksun9

  • SEED-XDS560PLUS仿真器驱动

    SEED-XDS560PLUS仿真器驱动

    标签: SEED-XDS PLUS 560 仿真器

    上传时间: 2013-06-16

    上传用户:tyler

  • 八路抢答器的课程设计

    抢答器除具有基本的抢答功能外,还具有定时、计时和报警功能。

    标签: 抢答器

    上传时间: 2013-04-24

    上传用户:pwcsoft

  • 微弱光信号的光电检测系统设计

    详细分析了光电检测系统的各个组成部分,阐述了A/D转换器AD7714芯片在光电检测系统中的应用,最后给出了AD7714与AT89C52的接口电路图、程序流程图以及关键的子程序。光电检测技术已广

    标签: 微弱光信号 光电检测 系统设计

    上传时间: 2013-06-11

    上传用户:yuanhong95

  • 四电压比较器LM339的典型应用实例

    四电压比较器LM339的典型应用实例: LM339集成块内部装有四个独立的电压比较器,该电压比较器的特点是:1)失调电压小,典型值为2mV;2)电源电压范围宽,单电源为2-36V,双电源电压为±1V-

    标签: 339 LM 四电压比较器 典型

    上传时间: 2013-07-11

    上传用户:gaojiao1999

  • 板级光互连协议研究与FPGA实现

    随着集成电路频率的提高和多核时代的到来,传统的高速电互连技术面临着越来越严重的瓶颈问题,而高速下的光互连具有电互连无法比拟的优势,成为未来电互连的理想替代者,也成为科学研究的热点问题。目前,由OIF(Optical Intemetworking Forum,光网络论坛)论坛提出的甚短距离光互连协议,主要面向主干网,其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要,因此,研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计,链路层功能包括了协议原语设计,数据帧格式和数据传输流程设计,流量控制机制设计,协议通道初始化设计,错误检测机制设计和空闲字符产生、时钟补偿方式设计;物理层功能包含了数据的串化和解串功能,多通道情况下的绑定功能,数据编解码功能等。 然后,文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现,物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中,采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程,使用的设计工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文对实现的协议进行了软件仿真和上扳测试,访真和测试结果表明,实现的单通道模式,支持的最高串行频率达到3.5GHz,完全满足了光互连验证系统初期的要求,同时由RocketIO的高速串行差分口得到的眼图质量良好,表明对物理层IP的定制是成功的。

    标签: FPGA 板级 光互连 协议研究

    上传时间: 2013-06-28

    上传用户:guh000

  • 线性光耦HCNR201在正负电压测量上的应用

    介绍了线性模拟光耦器件HCNR201的基本原理;阐述了利用该芯片对电压量进行隔离测量的测试原理以及硬件电路;给出了试验数据以及数据处理结果;证明了改种测试方法的准确性。关键词:HCNR

    标签: HCNR 201 线性光耦

    上传时间: 2013-07-28

    上传用户:pompey