Keil 8.08 +Proteus 7.1SP2 加联调补丁，没有单片机开发板的XDJM可以用用，练练手
上传时间： 2013-08-27
上传用户：ddddddd
控制面板程序设计－在控制面板上加一个测试组件
上传时间： 2013-09-03
上传用户：cuibaigao
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：a471778
用8031加载ALtera的FPGA，也可用于Xilinx的FPGA的加载
上传时间： 2013-09-06
上传用户：txfyddz
使用8031单片机加载FPGA的源代码,为FPGA的加载提供了另一种方便的方法.
上传时间： 2013-09-06
上传用户：瓦力瓦力hong
使用8051单片机实现FPGA的加载(电路图及代码)~
上传时间： 2013-09-06
上传用户：ywcftc277
利用电容加载传输线缩短理论，重新设计腔体滤波器的内部结构，利用T型梳状结构实现加载电容，减小腔体尺寸。仿真设计并实际加工出一个中心频率为2.4GHz的带通滤波器。在保持普通腔体滤波器高功率容量、小差损、高带外抑制等优点的基础上有效减小滤波器体积，从而有利于其小型化应用。
上传时间： 2013-12-02
上传用户：源弋弋
破解加汉法
上传时间： 2013-10-23
上传用户：jiahao131
浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。
上传时间： 2014-01-19
上传用户：xauthu
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时序仿真，在FPGA上进行验证，可稳定运行在高达50兆的频率，理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。
上传时间： 2013-12-19
上传用户：jshailingzzh
