CSM100 是集成微处理器、 CAN-bus 控制 器、CAN-bus收发器、DC/DC 模块、高速光 电隔离于一体的嵌入式 CAN转 UART 芯片。 该产品可以很方便地嵌入到具有 UART 接口的设备中， 在不需改变原有硬件结构的 前提下使设备获得 CAN-bus 通讯接口， 实现 具有 UART 设备和 CAN-bus 网络之间的数据 通讯。其中 UART 通道支持多种波特率，范 围在：600-115200bps 之间可选,CAN-bus 支持 5–1000Kbps共 15 种标准波特率。
上传时间： 2016-01-26
上传用户：lhc9102
介绍了自动交换光网络(ASON) 出现的技术背景,并针对ASON的体系结构,着重描述了其具有特色的3 个平面和3 种连接的概念。 然后对ASON所引入的控制平面的功能需求、结构组件、接口模块和信令协议进行了论述。最后,简要介绍了ASON协议的标准化进 程以及ASON在未来光网络中的应用
上传时间： 2014-01-26
上传用户：凌云御清风
LCD 1602 16x2字符型带背光液晶显示模块资料及一些程序
上传时间： 2017-05-17
上传用户：qq521
突发式光收发一体模块的研究
标签： 突发式光收发一体模块
上传时间： 2018-07-24
上传用户：cf200300
基于LM2596降压模块和PWM调节器设计的可调光LED灯（电路图）基于LM2596降压模块和PWM调节器设计的可调光LED灯（电路图）
上传时间： 2022-01-23
上传用户：
LM3481高效变压器辉光管升压模块原理图
上传时间： 2022-01-23
上传用户：kent
单片机设计自动化的系统protel原理图+PCB文件，包含电机、电磁阀、光耦模块，继电器，传感器控制电路，2层板设计，双面布局布线，大小为215x112mm，包括完整的原理图和PCB文件，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。
上传时间： 2022-01-27
上传用户：jason_vip1
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
PI的最新电源模块样板资料
上传时间： 2013-11-06
上传用户：qq1604324866
