cpld与pc机通信的VHDL代码，用于模拟cs232收发功能
标签： cpld VHDL 通信 代码
上传时间： 2013-08-13
上传用户：wab1981
基于CPLD的光积分时间可调线阵CCD驱动电路设计
标签： CPLD CCD 积分时间 电路设计
上传时间： 2013-08-15
上传用户：lalalal
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
标签： 3DES FPGA 加密算法 算法
上传时间： 2013-08-20
上传用户：HGH77P99
有限状态机的设计\\r\\n包括仿真文件以及sof文件
标签： sof 有限状态机 仿真
上传用户：18752787361
USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行数据采集，但SPP协议的150kb/s传输率对于图像数据采集，同样显得太低。因此,为了采集数据量大的图像数据,本文采用了具有较高传输速率的增强型并行口协议(EPP)和FPGA，实现对OV
标签： USB PC机 串口 并口
上传时间： 2013-08-31
上传用户：wsf950131
有关FPGA中状态机开发的文章，内容很经典的，有开发例程。对硬件设计工程师比较有用
标签： FPGA 状态
上传时间： 2013-09-03
上传用户：steveng
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
标签： FPGA PC机 串行通信 输出
上传时间： 2013-09-06
上传用户：zhuimenghuadie
protel—2004dxp 免费为大家提供的破解注册机，觉得好用就顶。
标签： protel 2004 dxp 家
上传时间： 2013-09-12
上传用户：gtf1207
VB上位机程序控制DS1302时钟的proteus仿真
标签： proteus 1302 DS 上位机
上传时间： 2013-09-24
上传用户：tdyoung
LPC2106的双机SPI通讯,带PROTEUS仿真.收发程序均有.
标签： 2106 LPC SPI 双机
上传时间： 2013-09-30
上传用户：tyler
