设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dBc，相位噪声优于-90 dBc/Hz。
上传时间： 2014-01-06
上传用户：brain kung
概要2 个对称的600MHz 高性能Blackfin 内核328K Bytes 片内存储器每个 Blackfin 内核包括:2 个16 位MAC，2 个40 位ALU，4 个8 位视频ALU，以及1 个40 位移位器RISC 式寄存器和指令模型，编程简单，编译环境友好先进的调试、跟踪和性能监视内核电压 0.8V-1.2V，片内调压器可调兼容 3.3V 及2.5V I/O256 引脚Mini-BGA 和297 引脚PBGA 两种封装外设两个并行输入/输出外围接口单元，支持ITU-R 656 视频数据格式，可与ADI 的模拟前端ADC 无缝连接2 个双通道全双工同步串行接口，支持8 个立体声I2S 通道2 个16 通道DMA 控制器和1 个内部存储器DMA 控制器SPI 兼容端口12 个通用32-bit 定时/计数器，支持PWMSPI 兼容端口支持 IrDA 的UART2 个“看门狗”定时器48 个可编程标志引脚1x-63x 倍频的片内PLL
上传时间： 2013-11-06
上传用户：YUANQINHUI
arm7的启动代码，初始化MCU和存储器，倍频时钟。
上传时间： 2013-12-22
上传用户：lifangyuan12
使用内部HF振荡器，SYSCLK倍频到48MHz，USBCLK也为48MHz
标签： 振荡器
上传时间： 2014-01-06
上传用户：nanshan
经典的dds发生器ad9851vhdl的并行通信代码，能实现6倍频和正弦波的输出。不好k我。
上传时间： 2014-02-05
上传用户：yan2267246
fpga中pll时钟实现的源代码，可实现倍频或分频
上传时间： 2016-03-08
上传用户：hongmo
用ds1302与c8051f120的测试程序，已通过测试，使用的是外部晶振倍频到90MHz
上传时间： 2016-03-23
上传用户：l254587896
本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
上传时间： 2014-07-07
上传用户：亚亚娟娟123
C51语音播放源码 将语音按占空比放出。原语音为8位8KHz，则125us一个字节，现时钟主频近2MHz，周期为0.5us，这样一个字节占250个周期，而字节8位为256，可以近似为256个周期，实验应放在定时器中产生。 如果倍频，每个字节就可以产生两个波形，音质应更好
上传时间： 2013-12-31
上传用户：zjf3110
s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化，包括： 禁止看门狗； 禁止所有中断； 初始化存储器（包括SDRAM）； 设定锁相环倍频； 使能所有单元模块时钟； 初始化堆栈； 设置中断等等 C语言代码主要是应用代码，包括： 设置使用指令缓存； 修改系统主时钟为32MHz； IO端口功能、方向设定； 初始化中断； 初始化DMF50081液晶模块； 蜂鸣器测试； 液晶显示测试； LED输出测试； 定时器、PWM测试等；
上传时间： 2014-01-18
上传用户：ikemada
