信号量也称为信号锁，主要应用于进程间的同步和互斥，在用于互斥时，通常作为资源锁。信号量通常通过两个原子操作wait(P)和signal(V)来访问。wait操作使信号量的值+1，signal操作使信号量的值-1。本程序模拟了操作系统的pv操作
上传时间： 2016-12-25
上传用户：jjj0202
这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一个串并转换和并串转换的过程。举个简单的例子，计算机串口发送数据的过程，如果满足发送条件了，其实就是一个并串转换的过程了。好了，废话不说，看代码就是。 写完一看，一个并串转换居然搞了这么大，有点失败。但是整个代码已经通过了后仿真，而且思路还是比较清楚的，可靠性和稳定性方面也应该没有问题滴，呵呵。不过说老实话，里面有些信号是确实可以去掉的，不过后来就懒得改了。如果谁想要实际的工程中用的话可以改一下。
上传时间： 2013-12-29
上传用户：SimonQQ
现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 ％ 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。 对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。
上传时间： 2016-12-27
上传用户：yxgi5
PWM同步，ADC模块对电流信号进行采样，在DSP发送PWM脉冲时，给出一个同步信号，经过一定的可编程延时时间后，启动ADC的转换
标签： PWM
上传时间： 2017-03-02
上传用户：凤临西北
C++语言实现生产者消费者问题 生产者-消费者问题是一个经典的进程同步问题，该问题最早由Dijkstra提出，用以演示他提出的信号量机制。
上传时间： 2017-03-11
上传用户：wab1981
AVR单片机SPI的串行ADC接口的设计 SPI（SerialPeripheralInterface---串行外设接口）总线系统是一种同步串行外设接口，允许MCU与各种外围设备以串行方式进行通信、数据交换，广泛应用于各种工业控制领域。 MAX187用采样／保持电路和逐位比较寄存器将输入的模拟信号转换为12位的数字信号，其采样／保持电路不需要外接电容。MAX187有2种操作模式：正常模式和休眠模式，将置为低电平进入休眠模式，这时的电流消耗降到10μA以下。置为高电平或悬空进入正常操作模式。
标签： SerialPeripheralInterface SPI AVR ADC
上传时间： 2017-04-04
上传用户：zsjzc
本源码程序采用用51单片机AT89C55分控采用软件模拟的方式输出SPI信号！ 控制16段LED护栏管的单色跳变，跑动追逐等模式！ 为了达到 各控制器的变化同步！采用RS－485通讯的方式！由主控发送命令！使各分控制器 变化模式达到同步效果！主控制器同样采用AT89C55单片机设计！通讯方式采用RS-485
上传时间： 2014-01-06
上传用户：wab1981
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。
上传时间： 2014-01-19
上传用户：1051290259
用于两块NI PCI5105数据采集卡的同步控制，具有用户交互界面，可设置采集参数，观察采集信号随时间变化图。程序采用TClk技术实现多卡同步，程序运行还需配备NI公司提供的采集卡驱动包,此驱动包可从网上免费下载
上传时间： 2017-07-16
上传用户：四只眼
同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA(现场可编程门阵列)器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结合数字复接技术的基本原理，实现了基群速率(2048kbps)数字信号的数字分接与复接。
上传时间： 2013-12-20
上传用户：ommshaggar
