虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号与系统的公式汇总分类

  • 短波电台扩频—自适应天线抗干扰系统的设计及FPGA实现

    自适应天线技术、扩频技术是提高通信系统抗干扰能力的有效手段.本课题短波电台扩频-自适应天线抗干扰系统的目的是将自适应天线技术与扩频技术结合起来,使短波通信系统具有对抗各种干扰的性能,保证在恶劣的电磁环境中实现正常通信.本文主要工作如下:·研究了强干扰环境下的PN码同步,给出了设计中关键指标的选取原则;·分析了参考信号提取的原理,提出了适合于本课题的设计方案;·给出了扩频伪随机码PN1、导引信号伪随机码PN2的选取方法;·基于FPGA,给出了系统设计中PN码同步,参考信号提取的具体实现.

    标签: FPGA 短波电台 扩频 天线抗干扰

    上传时间: 2013-04-24

    上传用户:zzbbqq99n

  • 基于ARM与FPGA的高速数据采集技术研究

    本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计,实现了ARMLinux系统的软件设计,包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试,对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手,阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法,以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面,在FPGA平台上,我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号,再将这四路数据分别存储到4个FIFO中,然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中,最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上,实现了ARM和FPGA共享存储器的系统结构,使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据,从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面,我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n,从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面,为了更有效地管理和拓展系统功能,我们移植了ARMLinux操作系统,并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下,系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示;对5MHz至40MHz的信号,使用正弦插值算法进行处理,显示效果良好。同时这种硬件结构可扩展性强,可以在此基础上实现8路甚至16路缓冲的系统结构,可以使系统支持更高的采样频率。

    标签: FPGA ARM 高速数据 采集

    上传时间: 2013-07-04

    上传用户:林鱼2016

  • 基于DSP和FPGA的机器人运动控制系统的研究

    近年来,基于DSP和FPGA的运动控制系统己成为新一代运动控制系统的主流。基于DSP和FPGA的运动控制系统不仅具有信息处理能力强,而且具有开放性、实时性、可靠性的特点,因此在机器人运动控制领域具有重要的应用价值。 论文从步行康复训练器的设计与制作出发,主要进行机器人的运动控制系统设计和研究。文章首先提出了多种运动控制系统的实现方案。根据它们的优缺点,选定以DSP和FPGA为核心进行运动控制系统平台的设计。 论文详细研究了以DSP和FPGA为核心实现运动控制系统的软、硬件设计,利用DSP实现运动控制系统总体结构与相关功能模块,利用FPGA实现运动控制系统地址译码电路、脉冲分配电路以及光电编码器信号处理电路,并对以上电路系统进行了功能仿真和时序仿真。 结果表明,基于DSP和FPGA为核心的运动控制系统不仅实现了设计功能要求,同时提高了机器人运动控制系统的开放性、实时性和可靠性,并大大减小了系统的体积与功耗。

    标签: FPGA DSP 机器人 运动控制系统

    上传时间: 2013-06-22

    上传用户:debuchangshi

  • 基于ARM和TCPIP协议的网络测控系统的研究与设计

    嵌入式系统是一种将底层硬件、实时操作系统和应用软件相结合的专用计算机系统,在经济社会和人们的日常生活中得到了越来越广泛的应用。嵌入式系统的研究与开发已成为现代电子领域的重要研究方向之一。嵌入式实时操作系统是嵌入式系统应用软件开发的支撑平台,网络化是主要趋势之一。 μC/OS-Ⅱ作为一种新兴的嵌入式实时操作系统,以其免费公开源码、面向中小型应用、可抢占、多任务以及较好的移植性等突出特点,在各类嵌入式设备中得到广泛应用。然而,μC/OS-Ⅱ内核中不支持TCP/IP协议栈,因而无法适应嵌入式设备网络化的需要。本文的主要目标是:在计算资源严重受限的条件下,研究使嵌入式系统支持TCP/IP协议的策略及其实现方法。 本课题以实验室现有的Samsung S3C44BOX芯片为核心的ARM开发板作为硬件平台,分析了ARM7TDM[内核的特点及S3C44BOX的结构。在详细分析实时操作系统μC/OS-Ⅱ及其内核原理的基础上对其进行适当的改进并成功移植到ARM硬件平台上。针对μC/OS-Ⅱ内核不支持TCP/IP协议栈的问题,引进了嵌入式TCP/IP协议uIP,将其应用到μC/OS-Ⅱ上,成为μC/OS-Ⅱ的网络服务模块,实现了对μC/OS-Ⅱ的网络功能的扩充,并在uIP基础上编写了相关的网络驱动程序。最后,本课题设计了基于HTTP协议的嵌入式Web服务器和基于TFTP协议的远程文件传输,从而使网络远程监控测量和在线程序的更新下载成为现实。 本课题经过数月的软硬件的设计和调试,已实现了最初的设计目标。测试结果表明:移植到ARM处理器上的μC/OS-Ⅱ内核可以成功实现对任务的调度;对μC/OS-Ⅱ内核扩充的TCP/IP协议——uIP可正常运行:嵌入式Web服务器和远、程文件传输在实验室局域网中的稳定运行,更加证明了本课题的成功性。

    标签: TCPIP ARM 协议 网络测控

    上传时间: 2013-05-17

    上传用户:LSPSL

  • 基于ARM嵌入式系统的GPS接收机设计

    由于全球定位系统在航天、航空、航海、海洋上程、大地测量、陆地导航以及军事上的大量运用及其广阔的应用前景,使得GPS接收机系统成为国内外相关领域竞相研究的对象。GPS系统的用户部分主要是各种型号的GPS接收机。所以GPS接收机中的微处理器的运算能力和功耗直接影响整机的性能。 本文所研究的是基于ARM微处理器和μC/OS—Ⅱ的嵌入式系统开发及其在GPS接收机中的应用。介绍了OPS接收机设计原理,分析了接收机硬件模块的组成和功能,设计了由FPGA和ARM完成基带信号处理及导航解算的接收机,建立了基于ARM和μC/OS—Ⅱ的GPS接收机嵌入式硬件开发平台。研究了嵌入式实时操作系统μC/OS—Ⅱ,分析了其内核的组成结构:与处理器无关代码、处理器相关代码、与应用相关代码,并重点分析和配置了其中与处理器相关和与应用相关的代码部分,最终将其成功移植到ARM LPC2290微处理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系统软件编译和调试的交叉环境,设计了运行在此环境下的中断和多任务来实现接收机信号处理、导航解算及显示等功能,最终完成了基于ARM和μC/OS—Ⅱ的GPS接收机软应用件设计。 总之,本文从研究嵌入式系统的软、硬件设计及其应用着手,掌握了嵌入式系统开发的核心技术,研制了基于ARM嵌入式开发平台的GPS接收机。

    标签: ARM GPS 嵌入式系统 收机设计

    上传时间: 2013-04-24

    上传用户:buffer

  • 基于ARM与CPLD的大圆机控制系统的设计

    大圆机是一种涉及到计算机、机械、电子、控制等诸多领域,比较复杂的典型机电一体化产品。近几年来,伴随着我国针织行业的快速发展,大圆机的需求日益加大,传统的基于MCU面板控制和采用薄膜按键方式的大圆机控制系统已经无法满足需求。随着微处理器技术的发展,嵌入式技术以其高集成度和高稳定性、高性价比在工控领域有着广阔的应用前景。 近几年,随着嵌入式技术的发展,对人机界面的要求越来越高,友好的图形人机界面为嵌入式系统的人机交互提供了丰富的图形图像信息。uC/GUI是一款不仅可以实现快速开发,而且能够提供低功耗型GUI支持的嵌入式GUI软件。用户可以使用它方便地定制出自己的图形用户界面,完成各种应用程序的开发。因此已经被越来越多的领域所采用。 本文在对大圆机系统的功能和控制要求进行分析的基础上,提出了一个以ARM微处理器和CPLD器件为中心构建硬件平台、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圆机控制系统解决方案。 此方案中的硬件平台由主CPU核心应用系统电路、人机交互接口电路、协处理器CPLD模块电路等部分组成。主CPU采用Samsung公司的基于ARM7内核的S3C44BOX处理器,人机交互接口电路采用触摸屏和LCD液晶显示器,为了解决闭环控制的问题,采用了CPLD作为协处理器,进行外围扩展构成控制电路,软件部分包括uC/OS-Ⅱ、Boot Loader、设备驱动程序、人机界面和主控制应用程序等。其中Boot Loader支持系统启动,程序下载到RAM执行和烧写到Flash存储器等功能,而人机界面和主控制应用程序则基于设备驱动程序实现了对于大圆机系统的控制。 与传统的基于MCU或工控机的大圆机控制系统相比,基于此设计方案实现的控制系统具有低成本、高集成度和高性能等特点,具有较大的实用价值和广阔的应用前景。

    标签: CPLD ARM 控制系统

    上传时间: 2013-07-13

    上传用户:皇族传媒

  • TDSCDMA频点拉远系统的FPGA设计与实现

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-04-24

    上传用户:18752787361

  • 基于FFT的GPS信号并行捕获的研究

    本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案,该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理,介绍了GPS系统的组成,详细阐述了GPS信号的特点,并根据GPS信号的组成特点介绍了接收机的体系结构。其次,通过对GPS接收机信号捕获方案的深入研究,确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案,并对该方案提出了几点改进的措施,根据前面的分析,提出了系统的实现方案,利用MATLAB对该系统进行仿真,仿真的结果充分的验证了方案的可行性。接着,对于捕获环节中的核心部分—FFT处理器,设计中没有采用ALTERA提供的IP核,独立设计实现了基于FPGA的FFT处理器,并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比,可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现,通过捕获的FPGA时序仿真波形,证明了该系统已经能成功地捕获到GPS信号。最后,对全文整个研究工作进行总结,并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究,但其原理与GALILEO、北斗等导航系统的接收机相近,因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。

    标签: FFT GPS 信号 并行

    上传时间: 2013-05-29

    上传用户:ice_qi

  • 基于FPGA的SDI接口的研究与开发

    串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的,己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口,主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点,针对这些不足,本文在研究串行数字接口工作原理的基础上,提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案,并使用SOPC Builder构成一个Nios II处理器系统,将SDI接口以IP核形式嵌入到FPGA内部,从而提高系统的集成度,使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括: 1.在分析SDI接口的硬件结构和工作原理的基础上,提出了串行数字接口的嵌入式系统设计方法,完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能,进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理,设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片,通过发送和接收电路的共同作用,能够完成标清数字视频信号的传输,初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。

    标签: FPGA SDI 接口

    上传时间: 2013-04-24

    上传用户:标点符号

  • 电磁无损检测系统的设计与实现

    近年来,在钢铁材质质量检测的研究领域,电磁无损检测方法以其非破坏性和简便快速的优点取得了大量成果,然而对于钢材及其制品的混料、硬度和裂纹质量检测还存在许多难题.如用传统检测平台检测钢铁件硬度的检测精度和速度都不够理想。 基于上述情况,论文将先进的SOPC技术应用到钢铁件的电磁无损检测中。SOPC技术将处理器、存储器、IO接口、各种外围设备等系统设计需要的部件集成到一个可编程逻辑器件上,构建成一个可编程的片上系统。 论文详细论述了基于FPGA的电磁无损检测试验装置的理论基础,并在此基础上给出了总体设计方案。全文着重叙述了系统的模拟部分,系统配置以及软件部分的整个设计过程。利用QuartusⅡ自定义外设和Avalon总线多主并行处理的特点,采用Vefilog HDL,语言实现激励信号发生器和高速数据采集器,使得信号激励和信号采集在同一片芯片中实现,从而提高了信号及信号处理的精确度。由于电磁检测对多种参数的敏感反应,必须抑制由此引入的多种因素的干扰,利用FIR数字滤波和相关方法从众多的干扰信号中提取出有效信号的幅度和相位,同时利用NiosⅡC2H功能对滤波模块进行硬件加速处理,大大提高了信号处理的速度。利用最小二乘法建立回归方程模型进行无损检测。最后运用此电磁无损检测系统对轴承钢的硬度进行了定性测试,取得了较好的检测结果。 试验结果表明,将SOPC技术应用到电磁无损检测系统中,系统的检测速度和检测精度都有所提高,并使得整个系统在规模、可靠性、性能指标、开发成本、产品维护及硬件升级等多方面实现了优化。

    标签: 电磁 无损检测

    上传时间: 2013-06-04

    上传用户:13081287919