逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片（DSP/MCU）为核心的电路系统，并从数模混合电路过渡到纯数字控制的历程。但是，通用微处理芯片是为一般目的而设计，存在一定局限。为此，近几年来逆变器专用控制芯片（ASIC）实现技术的研究越来越受到关注，已成为逆变控制器发展的新方向之一。本文利用一个成熟的单相电压型PWM逆变器控制模型，围绕逆变器专用控制芯片ASIC的实现技术，依次对专用芯片的系统功能划分，硬件算法，全系统的硬件设计及优化，流水线操作和并行化，芯片运行稳定性等问题进行了初步研究。首先引述了单相电压型PWM逆变器连续时间和离散时间的数学模型，以及基于极点配置的单相电压型PWM逆变器电流内环电压外环双闭环控制系统的设计过程，同时给出了仿真结果，仿真表明此系统具有很好的动、静态性能，并且具有自动限流功能，提高了系统的可靠性。紧接着分析了FPGA器件的特征和结构。在给出本芯片应用目标的基础上，制定了FPGA目标器件的选择原则和芯片的技术规格，完成了器件选型及相关的开发环境和工具的选取。然后系统阐述了复杂FPGA设计的设计方法学，详细介绍了基于FPGA的ASIC设计流程，概要介绍了仅使用QuartusII的开发流程，以及Modelsim、SynplifyPro、QuartusII结合使用的开发流程。在此基础上，进行了芯片系统功能划分，针对：DDS标准正弦波发生器，电压电流双环控制算法单元，硬件PI算法单元，SPWM产生器，三角波发生器，死区控制器，数据流/控制流模块等逆变器控制硬件算法/控制单元，研究了它们的硬件算法，完成了模块化设计。分析了全数字锁相环的结构和模型，以此为基础，设计了一种应用于逆变器的，用比例积分方法替代传统锁相系统中的环路滤波，用相位累加器实现数控振荡器（DCO）功能的高精度二阶全数字锁相环（DPLL）。分析了“流水线操作”等设计优化问题，并针对逆变器控制系统中，控制系统算法呈多层结构，且层与层之间还有数据流联系，其执行顺序和数据流的走向较为复杂，不利于直接采用流水线技术进行设计的特点，提出一种全新的“分层多级流水线”设计技术，有效地解决了复杂控制系统的流水线优化设计问题。本文最后对芯片运行稳定性等问题进行了初步研究。指出了设计中的“竞争冒险”和饱受困扰之苦的“亚稳态”问题，分析了产生机理，并给出了常用的解决措施。
上传时间： 2013-05-28
上传用户：ice_qi
本文介绍了TL431的内部示意图, 讨论了这一器件的一些基本操作, 并时一些重要参数的设定进行了分析。
上传时间： 2013-06-08
上传用户：love1314
针对常用电流模式的升压转换器结构，提出了一种高精度电流检测电路。该电路在保证响应速度的 前提下，通过增加电路环路增益，降低误差源等方法，提高检测电路的电流检测精度。与其他结构电路相 比，有结构简单，响应速度快，电流检测精度高的优点。基于Chartered 的0.35μm 的3.3 V/13.5 V CMOS 工 艺，使用Spectre 仿真器，对该电路进行了仿真与验证。结果证明，在输入电压为2.5 V～5.5 V,电感电流为 100 mA～500 mA，工作频率为1 MHz 的情况下，能够正常稳定工作，并且电流精度高达93％。
上传时间： 2013-04-24
上传用户：西伯利亚
电液控制作为液压控制的一个新分支，因为其本身的特点正得到越来越广泛的应用。电液控制系统的发展对电液控制技术提出了更高的要求，这必将促进电液控制技术的发展。本文在教研室多年电液控制经验的基础上，提出开发通用型电液系统数字控制器。 通过对电液控制技术的研究，了解电液系统的一般构成，结合多个具体实例，本文提出数字式电液控制器概念，以ARM微处理器为硬件核心，采用多种智能控制算法解决电液系统闭环控制问题。 数字控制器以PHILIPS公司的32位ARM7微处理器LPC2292为硬件核心，配有高速AD、DA转换器。硬件设计注重通用性，具有多种输入、输出通道，可以采集和输出多种、多个模拟量信号和数字量信。具有多种通信接口，可以实现近距离监控或者远距离操控。人机交互通道丰富，具有报警、状态指示、参数显示等功能。采用光电隔离、独立电源、屏蔽外壳等措施保证控制器具有良好的稳定性、可靠性。软件设计采用UC/OS-II嵌入式操作系统，内部集成多种智能控制算法，保证电液系统闭环控制取得良好的效果。开发模拟试验系统，可以模拟电液系统现场的各种信号和闭环回路，实现实验室调试。采用Visual Basic开发上位机软件，配合控制器完成参数修改、保存，绘制实时监控曲线，控制硬件等功能。 控制器解决了电液系统多样性难题，客服模拟控制的缺点。研发出模糊自整定PID算法，它成功解决了闭环控制过程中设定信号不断变化的难题。经过多次现场调试，目前控制器已经成功应用于国内多家企业的轮胎耐久性试验机和密炼机两种电液系统，在这两种系统中成功取代进口国外模拟控制器，并且控制效果好于国外模拟控制器。关键词：电液系统；ARM7；UC/OS-II；模糊自整定
上传时间： 2013-05-31
上传用户：3233
众所周知，任何闭环系统在增益为单位增益l，且内部随频率变化的相移为360°时，该闭环控制系统都会存在不稳定的可能性。因此几乎所有的开关电源都有一个闭环反馈控制系统，从而能获得较好的性能。在负反馈系统中，控制放大器的连接方式有意地引入了180°相移，如果反馈的相位保持在180°以内，那么控制环路将总是稳定的。当然，在现实中这种情况是不会存在的，由于各种各样的开关延时和电抗引入了额外的相移，如果不采用适合的环路补偿，这类相移同样会导致开关电源的不稳定
上传时间： 2013-04-24
上传用户：TF2015
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
探讨RCC关于反馈环路零极点问题，分析适用于传递函数为单极点及双极点的情况
上传时间： 2013-04-24
上传用户：498732662
本文对16QAM基带Modem的FPGA芯片设计进行了研究与论述.首先介绍了16QAM调制的原理和16QAM基带Modem的FPGA芯片总体设计,以及一些FPGA设计的基本原则.接着介绍了高性能滤波器的FPGA设计方法,并采用多相结构滤波器和分布式算法(DA)设计了发送端平方根升余弦滚降滤波器.然后介绍了自适应盲均衡器的设计,该均衡器是一个复数结构的横向滤波器,采用复用抽头的结构来节省资源,本文对自适应均衡器的核心运算单元-采用booth编码算法设计的高性能乘累加(MAC)运算单元进行了详细描述.接下来介绍了载波恢复环路的FPGA设计,这是一个数字二阶锁相环,本文推导了数字二阶锁相环和模拟二阶锁相环的对应关系.DD相位检测算法中的反正切函数tan
上传时间： 2013-04-24
上传用户：dajin
该文为WCDMA系统功率控制环路与闭环发射分集算法FPGA实现研究.主要内容包括功率控制算法与闭环发射分集算法的分析与讨论,在分析讨论的基础上进行了FPGA实现方案的设计以及系统的实现.另外在文中还介绍了可编程器件方面的常识、FPGA的设计流程以及同步电路设计方面的有关技术.
上传时间： 2013-05-18
上传用户：shinnsiaolin
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
上传时间： 2013-04-24
上传用户：变形金刚
