随着数字图像处理的应用领域不断扩大,实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其在图像采集和处理方面的应用显得更加经济、灵活、方便。 本文设计了一种以FPGA为工作核心,并实现了PCI接口的图像采集压缩系统。整个系统采用了自顶向下的设计方案,先把系统分成了三大块,即图像采集、PCI接口和图像压缩,然后分别设计各个大模块中的子模块。 首先,利用FPGA对专用视频转换器SAA7111A进行控制,因为SAA7111A是采用IC总线模块,从而完成了对SAA7111A的控制,并通过设计图像采集模块、读/写数据模块、总线管理模块等,实现把标准的模拟视频信号转换成数字视频信号并采集的功能。 其次,在了解PCI规范的前提下,深入地分析了PCI时序和地址配置空间等,设计了简化逻辑的状态机,并用VHDL硬件描述语言设计了程序,完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现,达到了一33MHz、32位数据宽度、支持猝发传输的PCI从设备模块的接口功能,与传统的使用PCI专用接口芯片来实现的PCI接口比较来看,更加节约了系统的逻辑资源,降低了成本,增加了设计的灵活性。 再次,设计了WINDOWS下对PCI接口的驱动程序。驱动程序可以选择不同的方法来完成,当然每个方法都有自己的特点,对几种主要设计驱动程序的方法作以比较之后,本文选择了使用DRIVER WORKS工具来完成。通过对配置空间的设计、系统端口和内存映射的设计、中断服务的设计等,用VC++语言编写了驱动程序。 最后,考虑到增加系统的实用性和完备性,还填加设计了图像的压缩部分。这部分需要完成的工作是在上述系统完成后,再额外地把采集来的视频数据通过另一路数据通道按照一定的格式压缩后存储到硬盘中。本系统中,这部分设计是利用Altera公司提供的IP核来完成压缩的,同时还用VHDL语言在FPGA上设计了IDE硬盘接口,使压缩后的数据存储到硬盘中。
上传时间: 2013-06-01
上传用户:程婴sky
研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编码环节,可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中,信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码,即内码为(2,1,6)的卷积码,外码为(255,223)的RS码,中间进行交织操作。其中,里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码,是分组码中纠错能力最强的纠错码,一次可以纠正多个突发错误,广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求,在用SystemView和C语言仿真的基础上,用硬件描述语言Verilog设计了RS(255,223)编码器和译码器,使用Modelsim软件进行了功能仿真,并通过Xilinx公司的软件ISE对设计进行综合、布局布线,最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中,完成了电路的设计并实现了编码译码的功能,表明本文设计的信道编解码器的正确性和实用性,满足了微小卫星通信分系统的技术要求。
上传时间: 2013-08-01
上传用户:lili123
在数字电视系统中,MPEG-2编码复用器是系统传输的核心环节,所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前,只有少数公司掌握复用器的核心算法技术,能够采用MPEG-2可变码率统计复用方法提高带宽利用率,保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间,市场潜力巨大,因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术:PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法,给出了实现方法,并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究,给出了设计方法,并通过了硬件验证。 本文的主要工作如下: ●首先对复用器整体功能进行详细分析,并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法,并根据FPGA特点给出一种新的PID映射方法,减少了逻辑资源的使用,提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台,并用c语言实现了SDT表的提取与重构算法,在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了.ASI接口,主要分析了位同步的实现过程,实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口,提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计,并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分,硬件平台及接口采用Verilog语言实现,PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活,且软件设计与硬件设计可同时进行,极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器,经测试达到了预期的性能和技术指标。
上传时间: 2013-06-10
上传用户:01010101
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中,都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同,本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的,这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求,但是在实时性要求较高的场合,其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现,克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题,且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模块算法,包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法,并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法,并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G.168的标准和建议,对设计进行了大量的主、客测试,各项测试结果均达到或优于G.168的要求。
上传时间: 2013-06-23
上传用户:123啊
随着现场可编程门阵列(FPGA,Field Programmable Gate Array)的出现,由于其具有集成度高、体积小,可在线编程、开发周期短等优点,因此FPGA被越来越多的应用于数据采集与处理系统中。 论文首先简要介绍了数据采集与处理系统的现状、存在的问题、以及发展的趋势。本数据处理与传输系统采用了ALTERA公司的FPGA芯片,整个系统由数据采集模块、异步FIFO模块、FFT处理模块、DMA控制模块、总线接口模块构成。模拟信号送入后,经AD芯片ADl672转换成数字信号,送入异步FIFO中缓冲,然后进行FFT处理。处理结果向PC104总线进行DMA传输。整个系统做成扩展卡的形式,直接插入PC104插槽内。 在软件方面,从系统功能实现的角度对软件总体设计进行规划,采用模块化的软件设计方法使系统的各部分软硬件更易于设计、实现和调整,文中对系统设计及实现中的关键问题进行了较为详细的描述。经过系统分析、芯片选择、软硬件设计与编程调试,实现整个系统。达到了预期的目标。
上传时间: 2013-07-15
上传用户:jcljkh
随着计算机技术和通信技术的迅速发展,数字视频在信息社会中发挥着越来越重要的作用,视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时,FPGA单片规模的不断扩大,在FPGA芯片内部实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合,设计了一种基于无损压缩算法的多路数字视频光纤传输系统,系统利用时分复用和无损压缩技术,采用串行数字视频传输的方式,可在一根光纤中同时传输8路以上视频信号。系统在总体设计时,确定了基于FPGA的设计方案,采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换,在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码,利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法,用Verilog语言设计了压缩模块和解压缩模块,利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据,光纤线路码采用CIMT码,设计了编解码模块,解码过程中,利用数字锁相环来实现发射与接收的帧同步,在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真,并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作,实验证明,系统工作稳定,图像清晰,实时传输效果好,可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现,利用FPGA的并行处理优势,大大提高了系统的处理速度,使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间: 2013-04-24
上传用户:gzming
本文对基于FPGA的远程视频传输系统进行了研究。主要内容如下: (1)在系统发送端将数据采集等逻辑控制和图像压缩集成在一片FPGA上,此方案减小了系统体积,提高了系统的集成度。 (2)系统图像压缩部分基于FPGA的二维小波变换的设计与实现,选用5/3整数提升小波,提升过程采用折叠结构可以节省系统的资源。采用FPGA实现小波变换与使用DSP处理器的“DSP+ASIC”方案相比,具有速度快,数据宽度可任意设置的特点,并且VHDL语言具有可移植性的特点,具有更强的通用性。 (3)数据采集时采用乒乓操作存储轮流向两片外部存储器存、取采集的图像数据,能够保证图像整帧采集和稳定连续的数据压缩和数据传输,节约缓存空间,提高了速度,优于单存储器的方法。
上传时间: 2013-06-01
上传用户:superhand
智能化住宅小区,是指在一定范围内通过有效的传输网络,将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起,为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境,使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高,特别是计算机技术、通信技术、网络技术和控制技术的迅速发展,促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟,且成本较高。随着宽带Internet进入家庭,利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先,以Altera的FPGA为核心,通过在外围添加适当的存储设备和通信接口设备,构成一个嵌入式系统的硬件平台。其次,在此平台的基础上,通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统,从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后,将此操作系统作为智能小区的楼宇集中器,再根据需要配置适当的采集器和显示器,就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统,不但实现简单、功能强大;而且节约布线、成本低廉。因此具有很高的性价比,相信在未来有较大的市场潜力。 本文主要包括如下几个部分:系统硬件结构设计,包括系统的原理图构建和PCB板的绘制:系统核心处理器设计,包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法;嵌入式操作系统uClinux的相关知识及移植方法:系统的软件结构设计,包括图像采集、温度采集、LCD显示等CGI程序设计,以及单片机语音报警程序设计等;最后给出了调试情况以及一些试验结果。
上传时间: 2013-06-11
上传用户:ccsp11
多功能车辆总线一类设备是一个在列车通信网(TCN,TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口,因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心,采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值,采样的难点在于非理想信号带来的采样误差,论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码,编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU,Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心,对接收的主帧进行分析,判断是从通信存储器相应端口取出应答从帧并发送,还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据,合适的地址分配能简化MCU的控制程序,论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误,论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后,使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU.Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。
上传时间: 2013-07-27
上传用户:qazxsw
FPGA 技术是图像处理领域的一个重要的研究课题,近年来倍受人们的关注。本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA 的实现方案。 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3 部分。视频信号的采集用到了视频处理芯片SAA7113,通过FPGA 对其初始化,可以得到经过A/D 转换的YUV 格式视频信号,利用采集控制模块可以将这些视频信号保存到SRAM 中去。显示控制模块读出SRAM 中的视频信号,进行YUV 格式到RGB 格式的转换以及帧频变换等操作,再利用VGA 显示芯片THS8134 就可以将采集到的视频信号在LCD 上显示出来。基于IEEE802.3 协议的网络传输控制模块将YUV 格式的视频信号进行添加报头、CRC 校验码等操作后,将其变成一个MAC 帧,可以在以太网络中传输。 设计选用硬件描述语言Verilog HDL,在开发工具QuartusII 中完成软核的综合、布局布线、汇编,并最终在QuartusII 和Active-HDL 中进行时序仿真验证。 对设计的验证采取的是由里及外的方式,先对系统主模块的功能进行验证,再模拟外部器件对设计的接口进行验证。验证流程是功能仿真、时序仿真、板级调试,最终通过了系统测试,验证了该设计的功能。
上传时间: 2013-07-21
上传用户:baobao9437