本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多，但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。
上传时间： 2014-01-09
上传用户：时代电子小智
04_Altera_CPLD的资源优化
标签： Altera_CPLD 资源
上传时间： 2013-10-14
上传用户：英雄
03_Altera_FPGA的资源优化
标签： Altera_FPGA 资源
上传时间： 2013-10-16
上传用户：lyson
02_Quartus II时序优化策
上传时间： 2013-10-15
上传用户：wlcaption
高级FPGA设计结构、实现和优化 作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社 学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。 《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，《高级FPGA设计：结构、实现也优化》能够取代有限的工业经历，免去读者学习的困难。这种先进的、实用的方法，成为此书的特色。
标签： FPGA
上传时间： 2013-11-01
上传用户：一诺88
Altera可重配置PLL使用手册0414-3。
上传时间： 2013-10-17
上传用户：zhqzal1014
中望CAD2010体验版正式发布。作为中望公司的最新年度力作，在继承以往版本优势的基础上，中望CAD2010融入了以“安全漏洞抓取、内存池优化、位图和矢量图混合处理”等多项可以极大提高软件稳定性和效率的中望正在申请全球专利的独创技术，新增了众多实用的新功能，在整体性能上实现了巨大的飞跃，主要体现在以下几方面： 大图纸处理能力的提升 文字所见即所得、消隐打印等新功能 二次开发接口更加成熟 一、大图纸处理能力的提升 中望CAD2010版采用了更先进的内存管理以及压缩技术，采用了一些新的优化算法，使得中望CAD常用命令执行效率和资源占用情况得到进一步的提高，特别是在低内存配置下大图纸的处理能力，大大减少了图纸内存资源占用量，提升了大图纸处理速度。主要体现在： 大图纸内存占用量显著下降，平均下降约30%，地形图类图纸则平均下降50%； 实体缩放和平移，zoom\pan\redraw更加顺畅； 保存速度更快、数据更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所见即所得 文字编辑器有多处改进，文字编辑时显示的样式为最后在图面上的样式，达到了所见即所得的效果。文字编辑器新加入段落设置，可进行制表位、缩进、段落对齐方式、段落间距和段落行距等项目的调整。另外，在文字编辑器内可直接改变文字倾斜、高度、宽度等特征。 2、消隐打印 中望CAD2010版本支持二维和三维对象的消隐打印，在打印对象时消除隐藏线，不考虑其在屏幕上的显示方式。此次消隐打印功能主要体现在以下两个方面： （一）、平台相关命令和功能的调整 视口的“属性”：增加“着色打印”选项（“线框”和“消隐”两种着色打印项） 选择视口后，右键菜单支持“着色打印”项（ “线框”和“隐藏”两种模式） 命令mview增加了“着色打印”功能项，可以方便用户设置视口的“着色打印属性”（线框和消隐两种模式） 打印”对话框调整：在布局空间，激活“打印”对话框，以前的“消隐打印”选项显示为“隐藏图纸空间对象”。 页面设置管理器启动的“打印设置”对话框调整：图纸空间中，通过页面设置管理器激活的“打印设置”对话框，以前的“消隐打印”选项显示为“隐藏图纸空间对象” （二）、消隐打印使用方法的调整 模型空间： 可通过“打印”或“页面设置管理器”打开的“打印设置”对话框中的“消隐打印”选项来控制模型空间的对象是否消隐打印，同时包含消隐打印预览，若勾选“消隐打印”按钮，模型空间的对象将被消隐打印出来。 布局空间： 若要在布局空间消隐打印对象，分为两种情况： 1) 布局空间视口外的对象是否消隐，直接取决于“打印设置”对话框中“隐藏图纸空间对象”按钮是否被勾选； ２）布局空间视口中的对象是否消隐，取决于视口本身的属性，即“着色打印”特性选项，必须确保该选项为“消隐”才可消隐打印或预览 3、图层状态管理器 可以创建多个命名图层状态，以保存图层的状态列表，用户可以通过选择图层状态来表现图纸的不同显示效果。这种图层状态可以输出供其它图纸使用，也可以输入其它保存的图层状态设置。 4、文字定点缩放 能够依据文字位置的特征点，如中心，左下等，作为基准点，对多行文字或单行文字进行缩放，同时不改变基准点位置。 5、Splinedit新功能 全面支持样条曲线的编辑，主要体现在SPLINEDIT命令行提示中，如下： 拟合数据(F)/闭合样条(C)/移动(M) 顶点(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 拟合数据： 增加(A)/闭合(C)/删除数据(D)/移动(M)/清理(P)/切线(T)/<退出(X)>: 增加、删除数据：通过增加、删除样条曲线的拟合点来控制样条曲线的拟合程度。 移动：通过移动指定的拟合点控制样条曲线的拟合数据 闭合/打开：控制样条曲线是否闭合。 清理：清除样条曲线的拟合数据，从而使命令提示信息变为不包含拟合数据的情形。 切线：修改样条曲线的起点和端点切向。 闭合样条：将打开的样条曲线闭合。若选择的样条曲线为闭合的，该选项为“打开”，将闭合的样条曲线打开。 移动：可用来移动样条曲线的控制点到新的位置。 精度：可通过添加控制点、提高阶数或权值的方式更为精密的控制样条曲线的定义。 反向：调整样条曲线的方向为反向。 6、捕捉和栅格功能增强 7、支持文件搜索路径 关于激活注册：打开CAD界面，找到左上面的“帮助”，激活产品-复制申请码-再打开你解压到CAD包找到keygen.exe（也就是注册机，有的在是“Key”文件里，如果没有可以到网上下载），输入申请码--点击确定，就中间那个键--得到数据 应该是五组-复制再回到上面激活码页面，粘贴激活码确定就ok ！复制(粘贴)的时候用 ctrl +c（v），用鼠标右键没用！ 如果打开安装CAD就得注册才能运行的，那方法也跟上边的差不多！ 其实你在网上一般是找不到激活码的，因为各个申请码不一样，所以别人的激活码到你那基本上没用，只能用相应的方法得到激活码，这方法也就要你自己去试了，我原来也不会装CAD，但现在一般3分钟就装好了，只要知道怎么说了就快了，一般软件都是一样的装法，不会装可以到网上找资料！有时求人不如求已，自己算比在网上等着别人给你算快多了
上传时间： 2013-10-21
上传用户：tedo811
通过以太网远程配置Nios II 处理器 应用笔记 Firmware in embedded hardware systems is frequently updated over the Ethernet. For embedded systems that comprise a discrete microprocessor and the devices it controls, the firmware is the software image run by the microprocessor. When the embedded system includes an FPGA, firmware updates include updates of the hardware image on the FPGA. If the FPGA includes a Nios® II soft processor, you can upgrade both the Nios II processor—as part of the FPGA image—and the software that the Nios II processor runs, in a single remote configuration session.
上传时间： 2013-11-22
上传用户：chaisz
Nios II 系列处理器配置选项:This chapter describes the Nios® II Processor parameter editor in Qsys and SOPC Builder. The Nios II Processor parameter editor allows you to specify the processor features for a particular Nios II hardware system. This chapter covers the features of the Nios II processor that you can configure with the Nios II Processor parameter editor; it is not a user guide for creating complete Nios II processor systems.
上传时间： 2015-01-01
上传用户：mahone
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
