本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
标签： GPS Position Global System
上传时间： 2015-12-01
上传用户：李彦东
这是用matlab编写的显示积分方法中心差分法的源程序，可用于求解微分方程描述的工程问题和相关仿真
上传时间： 2015-12-11
上传用户：cuiyashuo
先进pid控制的matlab仿真程序，全书共分11章，包括连续和离散系统的pid控制，常用数字pid控制，等等，内容全面丰富，适合从事生产过程自动化，计算机应用的工程技术人员和研究生阅读。
上传时间： 2014-01-22
上传用户：熊少锋
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
了解减法分频电路的设计。 （2）内容：分析例2.8程序的原理，给出其仿真结果，说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 （3）说明：将CLK2的跳线冒连在2Hz上 。LED1指示输入频率，LED2分频后的结果。可以看到LED1每闪烁6下，LED2闪烁一下，因为是6分频电路。
上传时间： 2013-12-20
上传用户：R50974
摘要: 研究了蒙特卡罗仿真原理和仿真结果置信度 结合AWGN(加性白高斯噪声) 信道特点,甄选出3 个合适的 参量,即误码个数、置信概率和仿真结果最大相对误差 提出了AWGN 信道下仿真数据量选取的一般性结论,即误 码个数正比于置信区间上分位点的平方、反比于最大相对误差的平方. 仿真结果验证了所提结论在AWGN 信道各 种信噪比下均有效 同时对于无线通信或移动通信的时变多径衰落信道,如采用OFDM(正交频分复用) 、分集、均 衡、交织等技术,能将信道改造为AWGN 信道,该结论依然有效. 关 键 词: 加性白高斯噪声 蒙特卡罗仿真 仿真数据量 置信概率
上传时间： 2016-03-22
上传用户：cylnpy
DAB发送端仿真，包括编码，删余，QPSK映射，频率交织，差分调制，循环嵌缀，加NULL、PRS,IFFT，信道
上传时间： 2016-04-12
上传用户：源弋弋
这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。
上传时间： 2014-10-27
上传用户：lwwhust
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置4路独立式键盘 ★ 内置4路拨动开关 ★ 内置8位LED发光二极管 ★ 内置3路0－5V之间可调的电压 ★ 内置音频放大模块 ★ 2路继电器控制模块 ★ 2路4分频模块 ★ 内置RS232通信模块
上传时间： 2014-08-17
上传用户：hustfanenze
基于simulink仿真，系统通过simulink设计，是在正交频分复用的基础上设计的uwb系统
上传时间： 2016-07-07
上传用户：gundamwzc
