代码浏览

ARM7_verilog代码

关于ARM7的大部分功能的verilog代码，这个是我从hackchina资源网上下载到的．

标签： verilog ARM 代码

上传时间： 2013-12-16

上传用户：18165383642
Verilog RTL代码新手上路教程

通过学习本教程提供的各种RTL小型电路模块的代码并且观察电路的RTL结构和波形仿真的时序，可以快速的了解如何设计基本的电路组件

标签： Verilog RTL 代码教程

上传时间： 2013-11-01

上传用户：manlian
频率扫描的VHDL完整代码

大家好，刚刚参加电子发烧友论坛，分享给大家一个我以前做的一个频率扫描的VHDL代码，希望大家喜欢！！！

标签： VHDL 频率扫描代码

上传时间： 2013-11-04

上传用户：alan-ee
VHDL代码风格和常见的语法错误分析

VHDL代码风格和常见的语法错误分析

标签： VHDL 代码错误分

上传时间： 2013-11-25

上传用户：ca05991270
Altera器件的推荐代码风格

01_Altera器件的推荐代码风格

标签： Altera 器件代码

上传时间： 2013-11-06

上传用户：huaidan
FIFO的verilog代码

FIFO的verilog代码

标签： verilog FIFO 代码

上传时间： 2013-11-22

上传用户：不懂夜的黑
ZBT SRAM控制器参考设计,xilinx提供VHDL代码

ZBT SRAM控制器参考设计,xilinx提供VHDL代码 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.

标签： xilinx SRAM VHDL ZBT

上传时间： 2013-11-24

上传用户：31633073
USB接口控制器参考设计,xilinx提供VHDL代码 us

USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.

标签： xilinx VHDL USB us

上传时间： 2013-10-12

上传用户：windgate
ref sdr sdram vhdl代码

ref-sdr-sdram-vhdl代码 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

标签： sdram vhdl ref sdr

上传时间： 2013-11-13

上传用户：takako_yang
UART 4 UART参考设计，Xilinx提供VHDL代码

UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.

标签： UART Xilinx VHDL 参考设计

上传时间： 2013-11-07

上传用户：jasson5678