虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

产品配置

  • RF产品设计过程中降低信号耦合的PCB布线技巧

    印刷线路板制作技术大全-RF产品设计过程中降低信号耦合的PCB布线技巧

    标签: PCB 产品设计 过程 信号耦合

    上传时间: 2013-07-08

    上传用户:小码农lz

  • 基于GNU工具链的ARM-MINIX嵌入式系统交叉编译环境的移植.pdf

    信息技术的发展,数字化产品的普及,导致了对嵌入式开发的巨大需求。以Linux为宿主机系统,搭配一个交叉编译环境,为嵌入式设备生成可执行程序己成为现在日益流行的编译嵌入式软件的解决方案。而开放源代码的GNUT具链是一套开源的开发环境,是嵌入式软件开发中理想的交叉编译器。但现有GNUI具链支持的平台并不能满足层出不穷的嵌入式产品的开发需要,仍有许多平台得不到支持,例如我们进行的minix向ARM-MINIX平台的移植。 本文以在linux环境下构建MINIX嵌入式系统的交叉编译工具链为背景,首先介绍了交叉编译系统的基本组成和结构,以及利用GCC构建交叉编译环境的优越性。然后对目标平台作了介绍。分析了GCC编译器,说明了GCC的设计思想,系统结构,介绍了GNU Binutils的功能,使用方法;接着分析了GNU工具链中的GAS和GLD的实现机制及源代码结构,由于BFD是GNUBinutils的基础,GAS和GLD都是使用BFD库来操作目标文件,因此在这一部分本文对BFD库的工作机制,数据结构也作了重点分析。紧接着说明了GCC交叉编译系统的移植思路和方法,实现难点,以及一些相关技术细节,这涉及到了若干重要的C源文件,Makefile,配置文件的修改,重点给出了BFD库,GAS和GLD的分析及其重定向(通常GCC生成的目标程序是针对GNU/Linux系统的)的实现;然后本文给出了在GNU/Linux宿主机上构建针对ARM-MINIX的参数设置及过程:最后对本文所做的工作进行了总结。

    标签: ARM-MINIX GNU 嵌入式系统

    上传时间: 2013-05-31

    上传用户:wangzhen1990

  • 基于ARM的高速绣花机控制器的研究与开发

    随着我国加入WTO,我国逐渐成为世界缝制设备生产和销售中心。在缝制设备行业占据极其重要地位的绣花机行业也因此而得到迅速发展,我国绣花机产量已占据全球绣花机产量的70%。但是,我国的绣花机行业在发展的过程中仍存在和面临着很多问题。一方面是产品结构和产品质量,我国的绣花机主要以中低档为主,在噪声、刺绣质量、效率、产品寿命以及维护性等方面与国外先进机型存在较大差距;另一方面是技术实力和创新能力,作为绣花机全部技术核心的控制器,国内能开发的公司屈指可数,缺乏有效的竞争,且技术实力和创新能力无法与国际企业相抗衡。 针对上述情况,本文分析了绣花机的工作原理和当前主流绣花机的控制方式及特点,在研究室已完成的中低速平绣型工业绣花机课题的基础上,设计了一种基于硬实时嵌入式操作系统WinCE5.0,以32位RISC架构ARM9处理器S3C2440A为主控芯片,以MAXII系列CPLDEPM1270为接口芯片的高速绣花机控制器。整个绣花机以高速,高质量为目标,以伺服电机作为主轴驱动,步进电机作为X/Y轴驱动,带USB接口和Ethernet接口,预留特种绣接口,带高分辨率彩色触摸屏,功能丰富,操作方便。 本文分7章,第一章阐述了课题背景,绣花机发展现状和关键技术;第二章从原理出发完成了需求分析,硬件和操作系统选型和项目规划;第三章完成了总体硬件系统设计并重点介绍了驱动系统,CPLD单元,主控制板的设计和各种资源的分配;第四章在分析WinCE及其项目开发流程和环境构建的基础上,完成了软件的总体框架设计并介绍了相关设计要点。第五章主要是驱动程序和运动控制模块并以步进电机驱动的开发为例介绍了流驱动的开发过程和相关的技术要点。第六章设计了一种自主的内部花样格式并完成了相应的测试。最后一章是对本课题的总结和展望。 本文不仅从项目研究与开发和软件工程的高度详细探讨了基丁ARM和WinCE5.0的绣花机控制器的整个开发过程,也具体的从硬件设计,资源配置,软件编写,驱动开发,运动控制和花样处理等多个方面进行了深入的分析和研究。本课题的工作对于高速高档绣花机的开发具有很好的参考价值和实践意义,对于提升国内绣花机行业在高端市场与国外企业的竞争力,提升民族品牌价值,改变国内绣花机控制器被少数公司所垄断,增加良性有效竞争有积极影响。

    标签: ARM 绣花机 控制器

    上传时间: 2013-06-29

    上传用户:qazwsxedc

  • 基于ARM的嵌入式Linux平台的研究与实现

    作为世界上最优秀的操作系统之一,Linux不仅在服务器领域有着不可撼动的地位,而且正在嵌入式领域发挥着越来越重要的作用。有专家预测,Linux将是未来最主要的嵌入式操作系统之一,将广泛应用在各种消费电子和通信设备中。因此,产生并逐渐形成了嵌入式Linux这项技术。然而,面对嵌入式系统多样化的硬件平台以及多样化的应用,如何更快更好地建立基于Linux的软件平台成为一个必须解决的问题。 本文正是针对这个问题,以Linux相关的基础软件为主要研究对象,在深入分析引导加载程序、Linux与处理器相关的代码、文件系统以及设备驱动的基础上,对基于ARM的Linux软件平台进行了创新性和探索性的研究。主要内容为:在理解ARM体系结构的基础上,通过分析uboot源码,详细研究ARM处理器在上电后的启动过程和加载引导Iinux的过程;分析并总结Linux与处理器相关的接口,以中断控制器、定时器以及串口为主,提出了移植Linux到新型处理器的思路和方法;研究Iinux文件系统的内容、制作和使用;分析Linux的设备驱动体系结构以及设备驱动的调用方式;在学习和研究的基础之上,针对STMP36xx这款处理器,设计并实现引导加载程序,完成Linux的移植、配置、编译,解决Linux启动过程遇到的问题,然后通过制作根文件系统和实现NandFlash、LCD的驱动,完整地搭建起以Linux为核心的软件平台,并进行了应用验证。 在实际应用中,嵌入式系统会使用很多不同类型的处理器,因此迫切希望能够找到一个准则解决移植带来的问题。本文最重要的成果就是为Linux在新型处理器上的移植提出了一个准则,根据该准则可以更加快速、更加准确地将Linux应用到不同的处理器上,因此具有重要的现实意义。同时,本文将项目实践贯穿于理论研究之中,涉及到Linux平台关键技术的分析、相关工具的使用以及开发经验的分享,对学习嵌入式Linux和设计嵌入式Linux系统具有较高的参考和指导价值。此外,成功移植的STMP36xx已经初具规模,可以通过二次开发以形成完善的嵌入式产品。

    标签: Linux ARM 嵌入式

    上传时间: 2013-06-01

    上传用户:sa123456

  • ARM平台上的电梯多媒体与监控系统的研究与实现

    嵌入式系统应用于智能设备、工业控制领域实现各种信号的处理与控制,是近年来技术研究和产品开发的热点。同时,随着以太网技术的迅速发展,工业控制中过程监控层和现场设备层信号传输网络开始逐步采用以太网,基于网络的远程监控使整个企业网络呈现高度统一性、开放性和透明性。将嵌入式技术和基于网络的远程监控技术应用于电梯,可以有效地提高产品和服务的质量。 本文旨在研制和开发一套应用于电梯的智能多媒体显示与远程监控系统,硬件设计中,在以嵌入式微处理器S3C2410X、Flash、SDRAM构成的最小系统核心板外,扩展了串行口、网口、LCD接口等外围硬件资源,设计了RS-232转换成RS-422接口界面的硬件电路板,针对核心板RTC时钟问题,采用PCF8563芯片设计了时钟/日历小板。 软件平台方面,首先分析了系统启动引导程序Bootloader,参照嵌入式Linux内核源代码以及对S3C2410X的支持代码,根据本系统的硬件配置对Linux内核进行裁剪移植,修改了音频驱动和LCD驱动,在内核中添加了对Yaffs文件系统类型的支持。然后准备了根文件系统内容,在其中添加了交叉编译过的Qt/Embedded3.1的库,使用Cramfs、RAMdisk和Yaffs相结合的根文件系统格式。在此基础上,向嵌入式平台移植了Linux下开源的多媒体播放器Mplayer和嵌入式数据库SQLite。 设计编写Qt GUI界面和串口数据采集模块,构建了电梯间多媒体显示系统,显示界面划分为串口数据采集显示、动画播放、系统时间、文本信息、滚动字幕、商标图片六个显示区域。使用Boa在ARM平台上构建了嵌入式Web服务器,Web服务器通过HTTP协议与监控端浏览器软件进行信息交互,提供服务器应用程序模块的访问界面和现场设备的信息访问和控制界面,并借助SQLite数据库的支持,实现了基于网络的电梯远程监控系统的功能。监控端通过Web页面激活服务器的相应应用程序模块,传递信息服务请求和控制命令。将本系统应用与电梯设备,取得了用户的好评。

    标签: ARM 电梯多媒体 监控系统

    上传时间: 2013-04-24

    上传用户:564708051@qq.com

  • FPGA技术在TETRA终端中的应用

    FPGA.技术在许多领域均有广泛的应用,特别是在无线通信领域里,越来越多的工程师在进行数字集成电路的设计时选择FPGA。而采用VHDL进行设计输入的设计方法有着不依赖器件,移植容易,能加快设计的特点。因而,VHDL。和FPGA器件结合,能大大提高设计的灵活性与效率,缩短了产品开发的周期,加快产品上市时间。 本课题来源于海信TETRA终端项目的一部分,设计并实现了TETRA终端基带电路与射频电路的接口模块设计,内容包括逻辑端口、SPI总线、VCO、旋钮模块以及时钟/同步脉冲接口模块的设计,实现了主处理器对外设的控制接口扩展。本文首先详细介绍了FPGA技术及其发展现状和趋势以及本课题所选用的现场可编程器件,同时较详细的介绍了VHDL语言及特点以及开发所用到的ISE软件。详细论述了FPGA各接口模块的设计、时序仿真波形的截取、FPGA的配置、各功能模块的集成以及总体测试结果和结论。

    标签: TETRA FPGA 中的应用

    上传时间: 2013-07-04

    上传用户:xoxoliguozhi

  • FPGA软硬件性能基准测试的研究

    现场可编程门阵列FPGA具有性能好、规模大、可重复编程、开发投资小等优点,在现代电子产品中应用得越来越广泛。随着微电子技术的高速发展,成本的不断下降,FPGA正逐渐成为各种电子产品不可或缺的重要部件。 FPGA软件复杂的设置和不同的算法、FPGA硬件多样的结构和丰富的功能、各个厂商互不兼容的软硬件等差异,都不仅使如何挑选合适的软硬件用于产品设计成为FPGA用户棘手的问题,而且使构造一个精确合理的FPGA软硬件性能的测试方法变得十分复杂。 基准测试是用一个基准设计集按照统一的测试规范评估和量化目标系统的软件或硬件性能,是目前计算机领域应用最广泛、最主要的性能测试技术。 通过分析影响FPGA软硬件性能基准测试的诸多因素,比如基准设计的挑选、基准设计的优化,FPGA软件的设置和约等,本文基于设计和硬件分类、优化策略分类的基准测试规范,提出了一组详尽的度量指标。 基准测试的规范如下,首先根据测试目的配置测试环境、挑选基准设计和硬件分类,针对不同的FPGA软硬件优化基准设计,然后按照速度优先最少优化、速度优先最大优化、资源和功耗优先最少优化、资源和功耗优先最大优化四种优化策略分别编译基准设计,并收集延时、成本、功耗和编译时间这四种性能数据,最后使用速度优先最少优化下的性能集、速度优先最少优化性能集、资源和功耗优先最少优化下的性能集、资源和功耗优先最大优化下的性能集、速度优先最少和最大优化之间性能集的差、速度优先最少优化下性能集的比较等十个度量指标量化性能,生成测试报告。 最后,本基准测试规范被应用于评估和比较Altera和Xilinx两厂商软硬件在低成本领域带处理器应用方面的性能。

    标签: FPGA 软硬件 性能 基准测试

    上传时间: 2013-04-24

    上传用户:zhangyi99104144

  • adf4350寄存器配置软件

    一个很好用的adf4350寄存器配置软件,省却了您繁琐的计算寄存器值的时间

    标签: 4350 adf 寄存器 软件

    上传时间: 2013-06-30

    上传用户:海陆空653

  • 加密卡的研制与加密算法的FPGA实现

    随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.

    标签: FPGA 加密卡 加密算法

    上传时间: 2013-04-24

    上传用户:qazwsc

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost