为了对蓄电池的性能进行在线检测和故障诊断，介绍了用以提供检测蓄电池的交流恒流源的设计思想和实现方法。通过实验进行了实例应用和验证，取得了较好的效果，为蓄电池的在线检测提供了一种实用的方法。关键
上传时间： 2013-06-05
上传用户：JGR2013
交流电子负载是电源测试的主要元件之一，其具有稳定性高、调节简单及功能齐全等特点。交流电子负载的学术研究概况及市场状况被分别介绍。学术研究主要包括针对UPS 老化测试的应用、模拟任意线性负载特性功能的实
上传时间： 2013-07-15
上传用户：lizhen9880
高压动态无功补偿及滤波装置(TCR型SCV)SVC=FC+TCRTCR: Thyristor Controlled Reactor 晶闸管控制电抗器SCV: Static
上传时间： 2013-07-21
上传用户：Miyuki
随着微处理器技术与信息技术的不断发展，嵌入式系统的应用也进入到国防、工业、能源、交通以及日常生活中的各个领域。嵌入式系统的软件核心是嵌入式操作系统。然而，国内在嵌入式系统软件开发上有很多困难，主要有：国外成熟的RTOS大都价格昂贵并且不公开源代码，用好这些操作系统需对计算机体系结构有深刻理解。针对以上问题，免费公开源代码的嵌入式操作系统就倍受瞩目了，μC/OS-II就是其中之一。μC/OS-II是面向中小型应用的、基于优先级的可剥夺嵌入式实时内核，其特点是小巧、性能稳定、可免费获得源代码。 本文在深入研究μC/OS-II内核基础上，将其运用于实际课题，完成了基于ARM架构的μC/OS-II移植及实时同步交流采样的误差补偿研究。本文主要工作内容和研究成果如下： 1.剖析了μC/OS-II操作系统内核，重点研究了μC/OS-II内核的任务管理与调度算法机理，得出了μC/OS-II内核优点：任务调度算法简洁、高效、实时性较好(与Linux相比)。 2.介绍了ARM9体系架构，重点讲叙了MMU(存储管理单元)功能。为了提高交流采样系统的取指令和读数据速度，成功将MMU功能应用于本嵌入式系统中。 3.完成了μC/OS-II操作系统在目标板上的移植，主要用汇编语言编写了启动代码、开关中断、任务切换和首次任务切换等函数。 4.针对国内外提出的同步交流采样误差补偿算法的局限性，本文从理论上对同步交流采样的准确误差进行了研究，并尝试根据被测信号周期的首尾过零点的三角形相似法，求出误差参数并对误差进行补偿。此外，考虑到采样周期△T不均匀，经多次采样后会产生累积误差，本文也给出了采样周期△T的优化算法。 5.完成了系统硬件设计，并根据补偿算法和△T优化法则，编写了相应采样驱动和串口驱动。最后对实验数据进行了分析和比较，得出重要结论：该补偿算法实现简单，计算机工作量小，精度较高。
上传时间： 2013-04-24
上传用户：xzt
由于永磁伺服电机具有转子转动惯量 小，响应速度快，效率高，功率密度高，电机体积小，消除电刷而减少噪音和维护等其他电机难以比拟的优点，在高性能位置伺服领域，尤其为伺服电机组成的伺服系统应用越来越广泛。 永磁无刷电机有两种形式:方波式和正弦波式。本文主要研究以pmsm 为伺服电机的伺服系统 目前实现永磁同步电动机的控制主要采用dsp、dsp+fpga和dsp+asic三种途径。而前两种方式实现位置控制编程量较大，美国国际整流器公司针对高性能交流伺服驱动要求，基于fpga技术开发出了完整的闭环电流控制和速度控制的伺服系统单片解决方案—irmck201。本文就是基于这种数字运动控制芯片，设计了dsp和irmck201的交流伺服控制系统。该系统具有性能优越，结构简单，编程任务小，开发周期短等优点，对其他交流位置伺服控制系统也具有很好的推广意义。
上传时间： 2013-06-07
上传用户：zgu489
X射线衍射仪目前被广泛应用于冶金、石油、化工、科研、航空航天、教学、材料生产等诸多领域。而X射线管是X衍射仪的关键部件之一，X射线被激发时会产生两种谱线：特征谱线和连续谱线。X射线管的工作状态决定能否产生符合实验要求的X射线特征谱线和连续谱线，这就要求我们对X射线管的工作状态进行精确控制。 本文根据X射线管工作状态和衍射仪相关功能的要求，提出了基于ARM和uCOS-Ⅱ的衍射仪高压控制系统的设计方案，并在分析和研究的基础上，实现并验证了该方案。该系统以ARM为主控制芯片，结合CPLD芯片，完成对X射线管工作状态的控制和其它相关功能的控制。由于多任务的需要，在ARM的基础上引入了嵌入式操作系统uCOS-Ⅱ。具体的，本文完成了相应原理图和印刷电路板的设计。在ARM7芯片LPC2378上，完成了嵌入式操作系统uCOS-II的移植；在uCOS-II操作系统上，通过对ARM芯片编程，实现了对X射线管的工作状态进行精确控制，以及光闸、水循环等相关功能的控制。 上述系统已通过实际的安装调试。测试结果表明，该系统能够满足设计要求，实现全部的预期功能，可完成对X射线管的工作状态的精确控制，和衍射仪相关功能的控制。
上传时间： 2013-04-24
上传用户：BK094
本文主要介绍了如何运用可编程逻辑器件(FPGA)实现电机的变频调速控制系统。 目前，电机控制芯片主要有两种选择。一种是专用集成芯片(ASIC)，一种是单片机(MCU)或数字信号处理器(DSP)。而FPGA的数字资源丰富、工作频率高、可在系统编程等特点使得开发灵活、开发周期相对短，可以取代前二种通用的方式。本文利用80C196KC和FPGA控制感应电机，简化了硬件和软件设计，并充分利用了FPGA的快速性，利用FPGA，除本身可以用来控制电机以外：可以制成通用的“IP核”应用到MCU(或DSP)，或是作为片内外设，这样就节约了片内资源；另外，它还是ASIC设计的验证的必经阶段，这是本文选题和工作的意义。本文设计的FPGA调速控制系统以及2个IP核，下载到芯片，通过验证。 本文第一章绪论介绍了可编程逻辑器件的发展、应用，以及EDA的发展历程，还介绍了ASIC等。针对FPGA的快速发展，论述了它在变频调速技术应用中的优势。 第二章介绍了交流电动机变频调速技术及其相关技术的发展和应用情况。着重介绍了电压空间矢量调制方式，以及矢量控制技术、技术发展。 第三章详细介绍了SVPWM调速系统整个系统的FPGA设计，给出了设计思路、具体方案、逻辑时序分析；最后给出了软件仿真结果和实验波形对照。文中还给出了SVPWM调速系统运用的FPGA设计结果，驱动电机，得到实验波形。论证了FPGA在调速系统应用中的可行性和意义。 第四章介绍了作者针对课题相关的一些内容所设计出的IP核，给出的实验结果等。 论文最后，对本课题所做的工作进行了简单的总结。
上传时间： 2013-04-24
上传用户：zhaiyanzhong
本书结合 目前高压电器的运行、操作、维护、检修中存在的问题, 系统地介 绍了电流互感器、电流互感器的故障诊断与处理, 电压互感器、电压互感器的故 障诊断与处理、互感器的检测与试验、现代互感器、少油断路器、真空断路器、真 空断路器的故障诊断与处理、真空断路器操作过电压、SF6 断路器、SF6 断路器的 故障诊断与处理、断路器操作机构等 内容, 以问答形式深入浅出地阐述了高压 电器运行、维护、检修中经常涉及的电工理论知识和实际操作技能。
上传时间： 2013-05-28
上传用户：RedLeaves1995
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
