本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在,本文在加一比一选模块中采用了全并行结构的设计方法,这种方法虽然增加了硬件的使用面积,却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法,与寄存器交换法相比,回溯算法更适用于FPGA开发设计。为了提高译码性能,减小译码差错,本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪,在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同,FPGA芯片完全采用硬件平台对Viterbi译码器加以实现,这使译码速率得到很大的提升。针对于具体的FPGA硬件实现,本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间: 2013-04-24
上传用户:181992417
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了Viterbi算法的原理,重点讨论了决定Viterbi算法复杂度和译码性能的关键因素,在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器,并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下: 1.对输入数据采用了二比特四电平量化的软判决方式,对欧氏距离的计算方法进行了简化,以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式,和全并行的设计相比,在满足译码速度的同时,节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式,简化了控制模块的逻辑电路,优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法,与传统的寄存器交换法相比,减少了寄存器的使用,大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台,采用Modelsim仿真器对设计进行了功能仿真,结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法,巧妙地利用了Matlab算法仿真程序的输出结果,提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试,最大运行时钟频率110MHz,最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较,比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间: 2013-07-23
上传用户:叶山豪
小波变换是一种新兴的理论,是数学发展史上的重要成果。它无论对数学还是对工程应用都产生了深远的影响。最新的静态图像压缩标准JPEG2000就以离散小波变换(DWT)作为核心变换算法。 本文首先较为详细地分析了小波变换的理论基础,对多分辨率分析、Mallat算法和提升算法做了介绍。然后分析了JPEG2000所采用的小波滤波器,并引入了一个新的LS97小波。该小波系数简单、易于硬件实现,并且与CDF97小波有很好的兼容性,可作为CDF97小波的替代者。使用Matlab对CDF97小波和LS97小波的兼容性做仿真测试,结果表明这两个小波具有几乎相同的性能。在确定所用的小波后,本文设计了二维离散小波变换的硬件结构。设计过程中对标准二维小波变换做了优化,即将行变换和列变换的归一化步骤合并计算,这样可以减少两次乘法操作。另外还使用移位加代替乘法,提取移位加中的公共算子等方式来优化设计。对于边界数据的处理,本文采用了嵌入式对称延拓技术,不需要额外的缓存,节约了硬件资源。为提高硬件利用率,本文将LeGall53小波变换和LS97小波变换统一起来,只要一个控制信号就可实现两者之间的转换。本文所提出的结构采用基于行的变换方式,只需要六行中间数据即可完成全部行数据的小波变换。采用流水线技术提高了整个设计的运行速度。最后也给出了二维离散小波反变换的实现结构。 在完成硬件结构设计的基础上,使用Verilog硬件描述语言对整个设计进行了完全可综合的RTL级描述,采用同步设计,提高了可靠性。在Xilinx公司的FPGA开发软件ISE6.3i中对正反小波变换做了仿真和实现,结果表明,本设计能高速高精度地完成正反可逆和不可逆小波变换,可以满足各种实时性要求。
上传时间: 2013-07-25
上传用户:sn2080395
低密度校验码(LDPC,Low Density Parity Check Code)是一种性能接近香农极限的信道编码,已被广泛地采用到各种无线通信领域标准中,包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个,分别是结合准循环(QC,Quasi Cyclic)移位结构的单次扩展构造和类似重复累积(RA,Repeat Accumulate)码构造。相应地,主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高,但是需要较多的寄存器和ROM资源;基于迭代译码的编码算法实现简单,但是吞吐量不高,且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后,结合编译码器综合实现的复杂度考虑,提出了一种切实可行的基于二次扩展(Dex,Duplex Expansion)的QC-LDPC码构造方法,以实现高吞吐量的LDPC码收发端;并且充分利用该类码校验矩阵准循环移位结构的特点,结合RU算法,提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法,是通过对母矩阵先后进行乱序扩展(Pex,Permutation Expansion)和循环移位扩展(CSEx,Cyclic Shift Expansion)实现的。在此基础上,为了实现可变码长、可变码率,一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于,固定循环移位扩展的扩展因子大小不变,支持多个乱序扩展的扩展因子,使得译码器结构得以精简;构造得到的码字具有近似规则码的结构,便于硬件实现;(伪)随机生成的循环移位系数能够提高码字的误码性能,是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用,使得实现复杂度近似与码长成正比。考虑到吞吐量的要求,新编码器结构完全抛弃了RU算法中串行的前向替换(FS,Forward Substitution)模块,同时简化了流水线结构,由原先RU算法的6级降低为4级;为了缩短编码延时,设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势:相比RU算法,新方案对可变码长、可变码率的支持更灵活,吞吐量也更大;相比基于生成矩阵的编码算法,新方案节省了50%以上的寄存器和ROM资源,单位资源下的吞吐量更大;相比类似重复累积码结构的基于迭代译码的编码算法,新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明,上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端,在实际应用中具有很高的价值。 目前,LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法,及其对应的编码算法,也必将成为信道编码理论未来的研究重点。
上传时间: 2013-07-26
上传用户:qoovoop
基于彩色路径识别的视觉导航方法是当前自动导航小车领域的研究热点和方向。视觉导航是指根据地面路径和被控对象之间的位置偏差控制其运行的方向,因此,地面彩色路径图像的摄取及其识别处理就成为视觉导航系统中的基础和关键。在当前的视觉导航系统设计中,图像处理的硬件平台都是基于通用微处理器,嵌入式微处理器或者DSP进行设计的。这些处理器一个共同的特点就是数据串行处理,而图像处理过程涉及大量的并行处理操作,因此传统的串行处理方式满足不了图像处理的实时性要求。 鉴于微处理器这方面的不足,作者提出一种使用FPGA实现图像识别的并行处理方案,并据此设计一个智能图像传感器。该传感器采用先进的FPGA技术,将图像采集及其显示,路径的识别处理以及通信控制等模块集成在一个芯片上,形成一个片上系统(SOC)。其主要功能是对所采集的彩色路径图像进行识别处理,获得彩色路径的坐标及其方向角,并将处理结果发送给上位机,为自动导航提供控制依据。 本文将彩色路径的识别处理过程划分为三个阶段,第一阶段为颜色聚类识别,以获得二值路径图像,第二阶段为数学形态学运算,用于对第一阶段中获得的二值图像进行去斑处理,第三阶段为路径中心线的定位及其方向角的测量。图像传感器与上位机的通信采用异步串行方式,由于上位机需要控制该传感器执行多种任务,作者定义一种基于异步串行通信的应用层协议,用于上位机对传感器的控制。在图像的显示中,为了弥补图像采集的速率和VGA显示速率的不匹配,作者提出一种基于单端口存储器的图像帧缓冲机制,通过VGA接口将采集的图像实时地显示出来。 根据上述思想,作者完成了系统的硬件电路设计,并对整个系统进行了现场调试。调试结果表明,传感器系统的各个模块都能正常工作,FPGA中的数字逻辑电路能够实时地将路径从图像中准确地识别出来,.充分体现了FPGA对路径图像的高速处理优势,达到了设计预期目标,在一定程度上丰富了路径图像识别处理的技术和方法。
上传时间: 2013-04-24
上传用户:ghostparker
随着现代互联网规模的不断扩大,网络数据流量迅速增长,传统的路由器已经无法满足网络的交换和路由需求。当前,新一代路由器普遍利用了交换式路由技术,通过使用交换背板以充分利用公共通信链路,有效的提高了链路的利用率,并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器,可编程器件各自的特点,采用了基于ASIC,FPGA,CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现,使得路由器的性能大大提高。但是,这种路由器主要满足数据业务(文字,图象)的传送要求,不能解决全业务(语音,数据,视频)数据传送的需要。随着网络规模的扩大,矛盾越来越突出,而基于网络处理器技术的新一代路由器,从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器,采用交换FPGA芯片硬件实现的方式,对路由器内部各种单播、多播数据包进行路由转发,实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点,分析研究了传统交换FPGA所采用的交换算法,针对简单FIFO算法所产生的线头阻塞现象,结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点,并根据实际设计中各外围接口芯片,给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同,给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用,数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案,有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式,结合FPGA内部部分关键模块的功能特点及性能要求,给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现,满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。
上传时间: 2013-04-24
上传用户:牛布牛
从生产制作工艺的角度介绍了多层印制电路板(以下简称多层板)设计时应考虑的主要因素,阐述了外形与布局,层数与厚度,孔与焊盘,线宽与间距的影响因素,设计原则及其计算关系.文中结合生产实践对重
上传时间: 2013-05-25
上传用户:wdq1111
Protel99四层板入门与提高,高手不必看了。
上传时间: 2013-04-24
上传用户:叶山豪
多层PCB电路板设计方法,详尽的介绍了多层板的设计,图文并茂。(PROTEL)
上传时间: 2013-06-20
上传用户:nairui21
基于vhld的三层电梯控制器的设计,是关于EDA技术的,和CPLD也很相关。
上传时间: 2013-06-26
上传用户:uuuuuuu