该系统采用B/S架构设计的一个小型的通讯录系统，功能完善，非常实用
上传时间： 2017-06-02
上传用户：hustfanenze
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
上传时间： 2017-07-20
上传用户：redmoons
用VerilogHDL的16*16乘法器的设计实现，采用的是移位相乘方法
标签： VerilogHDL 16 乘法器 设计实现
上传时间： 2017-08-29
上传用户：haoxiyizhong
数据结构课程设计 数据结构B+树 B+ tree Library
上传时间： 2013-12-31
上传用户：semi1981
上传文件为：常用乘法器verilog设计.rar
上传时间： 2013-12-17
上传用户：小码农lz
伽罗华域GF（q）乘法器verilog设计.rar
上传时间： 2017-09-20
上传用户：Zxcvbnm
5V USB扁口接口TP4055锂离子电池充电接口板ALTIUM设计硬件原理图+PCB文件，2层B板手设计，大小为33*18mm,，可以做为你的学习设计参考。TP4055 是一款完整的单节锂离子电池充电器，带电池正负极反接保护，采用恒定 电流/恒定电压线性控制。其 SOT 封装与较少的外部元件数目使得 TP4055 成为便携式应 用的理想选择。TP4055 可以适合 USB 电源和适配器电源工作。 由于采用了内部 PMOSFET 架构，加上防倒充电路，所以不需要外部检测电阻器和 隔离二极管。热反馈可对充电电流进行自动调节，以便在大功率操作或高环境温度条件 下对芯片温度加以限制。充满电压固定于 4.2V，而充电电流可通过一个电阻器进行外部 设置。当电池达到 4.2V 之后，充电电流降至设定值 1/10，TP4055 将自动终止充电。 当输入电压（交流适配器或 USB 电源）被拿掉时，TP4055 自动进入一个低电流状 态，电池漏电流在 2uA 以下。TP4055 的其他特点包括充电电流监控器、欠压闭锁、自 动再充电和一个用于指示充电结束和输入电压接入的状态引脚。
上传时间： 2021-11-22
上传用户：trh505
超前进位加法器的设计
上传时间： 2013-10-19
上传用户：shen_dafa
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-22
上传用户：ommshaggar
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间： 2015-05-02
上传用户：zukfu
