软开关技术是电力电子装置向高频化、高功率密度化发展的关键技术，已成为现代电力电子技术研究的热点之一。微处理器的出现促进了电力电子变换器的控制技术从传统的模拟控制转向数字控制，数字控制技术可使控制电路大为简化，并能提高系统的抗干扰能力、控制灵活性、通用性以及智能化程度。本文提出了一种利用耦合输出电感的新型次级箝位ZVZCS PWM DC/DC变换器，其反馈控制采用数字化方式。 论文分析了该新型变换器的工作原理，推导了变换器各种状态时的参数计算方程；设计了以ARW芯片LPC2210为核心的数字化反馈控制系统，通过软件设计实现了PWM移相控制信号的输出；运用Pspice9.2软件成功地对变换器进行了仿真，分析了各参数对变换器性能的影响，并得出了变换器的优化设计参数；最后研制出基于该新型拓扑和数字化控制策略的1千瓦移相控制零电压零电流软开关电源，给出了其主电路、控制电路、驱动电路、保护电路及高频变压器等的设计过程，并在实验样机上测量出了实际运行时的波形。 理论分析与实验结果表明：该变换器拓扑能实现超前桥臂的零电压开关，滞后桥臂的零电流开关；采用ARM微控制器进行数字控制，较传统的纯模拟控制实时反应速度更快、电源稳压性能更好、外围电路更简单、设计更灵活等，为实现智能化数字电源创造了基础，具有广泛的应用前景和巨大的经济价值。
上传时间： 2013-08-03
上传用户：cc1
近年来，移动通信技术在全球范围内得到了迅猛的发展及应用，各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落，多入多出(MIMO)利用多个天线实现多发多收，在不增加带宽和发送功率的情况下，可以成倍提高信道容量，因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术，是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频，OFDM同步、解调进行了相关研究，在多天线接收板的XC2VP70-5FF1704芯片上，完成了数字下变频，OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试，验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点，然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术，即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿，来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一，其基本功能是从高速中频数字信号中提取所需的窄带信号，将其下变频为基带信号，降低数据率，以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面，本文先介绍了数字下变频器的原理和基本结构，然后根据系统要求对其进行了设计，并在实现上作了一些简化，节约了硬件资源。 在对时间同步的设计和实现方面，本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算，更有效的利用了同步数据，达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面，本文采用重复的PN码两两相关来估计频偏值，并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声，提高频率估计精度，并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。
上传时间： 2013-04-24
上传用户：heminhao
近年来，随着计算机、微电子、通信及网络技术、信息技术的发展、数字化产品的普及，嵌入式系统渗透到了各个领域，已经成为计算机领域的一个重要组成部分，成为新兴的研究热点，嵌入式软件也在整个软件产业中占据了重要地位。一个好的调试工具对软件产品质量和开发周期的促进作用是不言而喻的，使得嵌入式调试工具成为了人们关注的重点。目前使用集成开发环境配合JTAG调试器进行开发是目前采用最多的一种嵌入式软件开发调试方式。国内在JTAG调试器开发领域中相对落后，普遍采用的是国外的工具产品。因此开发功能强大的嵌入式调试系统具有重要的实际意义。 当前嵌入式系统中尤其流行和值得关注的是ARM系列的嵌入式处理器。为此本课题的目标就是设计并实现一个应用于ARM平台的JTAG调试系统。GDB是一个源码开放的功能强大的调试器，可以调试各种程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的语言，还包括GNU所支持的所有微处理器的汇编语言。此外GDB同目标板交换信息的能力相当强，胜过绝大多数的商业调试内核，因此使用GDB不仅能够保证强大的调试功能，同时可以降低调试系统的开发成本。为此本课题在对边界扫描协议、ARM7TDMI片上仿真器Embedded-ICE和GDB远程调试协议RSP做了深入研究的基础上，实现了GDB调试器对嵌入式JTAG调试的支持。此外设计中还把可重够计算技术引入到硬件JTAG协议转换器的开发设计中，使调试器硬件资源可复用、易于升级，并大大提高了数据的传输速度。从而实现了一个低成本的、高效的、支持源代码级调试的JTAG调试系统。
上传时间： 2013-08-04
上传用户：huangld
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
直接数字合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。本文研究的是一种基于DDS/FPGA的多波形信号源系统，其中，DDS技术是其核心技术。DDS可以精确地控制合成信号的三个参量：幅度、相位以及频率，因此利用DDS技术可以合成任意波形。但因其数字化合成的固有特点，使其输出信号中存在大量杂散信号。杂散信号的主要来源是：相位截断带来的杂散信号；幅度量化带来的杂散信号；DAC的非线性特性带来的杂散信号。这些杂散信号严重影响了合成信号的频谱纯度。因此抑制这些杂散信号是提高合成信号谱质的关键。 本文在研究各种抑制DDS杂散技术的基础上，提出了中和加扰技术，这可以在很大程度上减小杂散对DDS输出信号谱质的影响。 EP1S808956C6是一款高性能的FPGA芯片，其超强的数据处理能力十分适合应用于DDS多波形信号源的开发。在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。 结合高速DDS技术和FPGA两者的优点，本文设计了一种基于DDS/FPGA的多波形信号源，它能完成正弦波、余弦波、三角波、锯齿波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多种信号。使得所设计的信号源可以适应多种不同的工作环境，给工作带了方便。
上传时间： 2013-07-27
上传用户：sc965382896
本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
从制成世界上第一台激光器开始，激光优异的单色性、方向性和高亮度特点引起了各界的关注。激光测距技术是目前应用较为广泛的一种激光技术，它与一般测距方法相比，具有操作方便，精度高和昼夜可用的优点。目前激光测距技术分成脉冲式和连续式两种类型，连续式测距系统随着近年来激光技术的发展逐渐引起人们的关注，在民用领域，尤其是在一些对数据的实时性要求不很高的系统中得到普遍应用。 小型化、智能化、高精度、对人眼安全是激光测距的发展方向，但是目前的测距仪普遍存在元器件较多、功耗相对较高、灵活性不够、适应能力不强、抗干扰能力不强等缺点，不利于整机的一体化和小型化设计。 基于上述局限性，本文提出一种新的思想，将数字信号处理技术应用到连续式相位激光测距技术中，具体是利用DDS(直接数字频率合成)技术产生用于调制激光器的正弦信号，利用FPGA与DSP技术实现高速数字化处理。该方法不仅克服了上面所述的缺点，而且还具有以下的优点：可以通过软件的方法改变调制频率，大大简化了测相电路，提高了使用的方便性：解决了激光连续测距中频率输出不稳定和相位抖动的问题，使测距仪的稳定性更高；采用DSP处理芯片对信号进行处理，处理速度更快，提高了实时性；采用FFT技术测相，不仅精度高，而且随着微电子技术的不断发展，精度还有上升的空间。 本文从理论和实验上验证了该测距方案的可行性。在采用实时取样补偿技术的情况下，该测距方案的测距精度可达到毫米量级，该测距方案设计新颖，系统受环境因素影响较小，可在恶劣环境下进行短距离(一般小于15米)的测量。实验结果表明，该设计方案基本上达到预期的指标要求。
上传时间： 2013-06-08
上传用户：manking0408
在诸多行业的材料及材料制成品中，表面缺陷是影响产品质量的重要因素之一。研究具有显微图像实时记录、处理和显示功能的材料表面缺陷检测技术，对材料的分选和材料质量的检查及评价具有重要的意义。 本文以聚合物薄膜材料为被测对象，研究了适用于材料表面缺陷检测的基于现场可编程门阵列(FPGA)的缺陷数据实时处理技术，可实时提供缺陷显微图像信息，完成了对现有材料缺陷检测装置的数字化改造与性能扩展。本文利用FPGA并行结构、运算速度快的特点实现了材料缺陷的实时检测。搭建了以FPGA为核心的缺陷数据处理系统的硬件电路；重点针对聚合物薄膜材料缺陷信号的数据特征，设计了基于FPGA的缺陷图像预处理方案：首先对通过CCD获得的聚合物薄膜材料的缺陷信号进行处理，利用动态阈值定位缺陷区域，将高于阈值的数据即图像背景信息舍弃，保留低于阈值的数据，即完整保留缺陷显微图像的有用信息；然后按照预先设计的封装格式封装缺陷数据；最后通过USB2.0接口将封装数据传输至上位机进行缺陷显微图像重建。此方案大大减少了上传数据量，缓解了上位机的压力，提高了整个缺陷检测装置的检测速度。本文对标准模板和聚合物薄膜材料进行了实验验证。实验结果表明，应用了基于FPGA的缺陷数据实时处理技术的CCD扫描缺陷检测装置可对70μm～1000μm范围内的缺陷进行有效检测，实时重建的缺陷显微图像与实际缺陷在形状和灰度上都有很好的一致性。
上传时间： 2013-05-19
上传用户：Alibabgu
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。
上传时间： 2013-04-24
上传用户：cuiqiang
