虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

下一代

  • 采用带有收发器的全系列40-nm FPGA和ASIC实现创新设计

    本文介绍带有收发器的全系列40-nmFPGA和ASIC,发挥前沿技术优势,在前一代创新基础上,解决下一代系统难题。

    标签: FPGA ASIC 40 nm

    上传时间: 2013-07-26

    上传用户:84425894

  • 对基于ARM Cortex-M3嵌入式系统的仿真.txt

    现在,下一代嵌入式微处理器和软件面临着不断减小的产品寿命。而由此产生的缩短的研发周期则要求设计者能够在更短的时间内开发出更为复杂的处理器和软件。为了解决这个问题,嵌入式系统的仿真逐渐成为在新的可编程结构的开发中必不可少的工具。对于嵌入式系统仿真核心的指令集仿真器,由于普遍使用的解释型仿真器的性能较低,从十几年前开始,人们就开始了对编译型指令集仿真器的研究。但是,由于编译技术的限制,它从来没有能够在商业产品中推广。 ARM公司06年新推出的Cortex-M3系列芯片已经广泛应用在无线传感器网络等领域。本文将针对基于ARM Cortex-M3的嵌入式系统设计出一个仿真平台,以ARM Cortex-M3 所采用最新的Thumb-2 指令集作为目标指令集,设计了其仿真器,给出了一种优化的解释型指令仿真机。 1.首先介绍了Thumb-2 指令集的编程模型,包括目标指令集支持的处理器的模式、寄存器和存储器的组织。 2.其次建立了仿真平台。在平台的建立过程中,设计了结合编译技术速度和解释技术灵活性的仿真机;完成了Thumb-2 指令集体系结构的描述;实现了存储器接口,从而可以满足目标指令集对存储器的访问要求;介绍了ELF 文件格式,并设计了将ELF 文件中的指令和数据装入存储器的装载程序。 3.最后以一个基于ARM Cortex-M3 处理器的机器小车嵌入式系统为例,对仿真平台进行功能上的验证。

    标签: Cortex-M ARM txt 嵌入式系统

    上传时间: 2013-07-19

    上传用户:111111112

  • 基于ARM平台的数码相框软件开发

    数字摄影的兴起不可避免地引起了数码相框的发展,因为仅有不到35%的数码照片被打印。数码相框的基本原理就是采用普通相框的造型,把原来相框中间的照片部分换成液晶显示屏,配上电源,存储介质等,使得同一个相框内可以循环播放照片,比普通相框的单一显示功能更有优势。从2007年开始,数码相框的市场关注度开始激增。在2008年,数码相框市场呈现高速发展的态势,具有极高的潜在市场价值。 本论文以此为出发点,进行数码相框软件的开发研究工作。作为一款嵌入式产品,核心部件CPU采用了性能价格比、性能功耗比都很高的ARM架构处理器之中的一款——三星S3C2440A,显示器采用了支持双精度扫描的液晶显示屏。软件方面,Bootloader采用较为成熟的u-boot-1.1.4,Linux内核的版本为2.6.12,系统命令集由busybox构成。利用ARM处理器对Linux系统良好的移植性、自带的LCD控制器、音频控制器、SD与USB控制器的特点,进行图像显示、音频播放与文件管理。对于目前大部分数码相框在图片浏览和文件管理功能上的不足,本设计的图像显示功能充分利用了触摸屏功能,实现了图像的触摸式移动,使用户可以自由的观看放大后的图像;文件管理功能则设计成了类似windows的文件浏览器,不仅具有丰富的文件管理功能,而且使习惯了windows的广大用户可以很快的熟悉此功能,并为将来升级为下一代的细分产品——数码相册做好准备。 本设计的核心是基于ARM平台的系统移植与基于QT的应用程序设计。首先根据系统的总体设计思路选择合适的硬件组合;然后在此基础上进行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT图形界面的设计。

    标签: ARM 数码相框 软件开发

    上传时间: 2013-04-24

    上传用户:rockjablew

  • JPEG2000算术编码的研究与FPGA实现

    JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.

    标签: JPEG 2000 FPGA 算术编码

    上传时间: 2013-05-16

    上传用户:671145514

  • JPEG2000标准中算术编码的FPGA设计与码率控制算法的研究

    JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准,其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂,图像编码过程占用了大量的处理器时间开销和内存开销,因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容,对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容,其一是JPEG2000算术编码器算法的研究与硬件设计,其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中,首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程,之后采用有限状态机和二级流水线技术,并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计,并通过了功能仿真与综合。实验证明该设计不但编码速度快,而且流水线短,硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中,首先结合率失真理论建立了算法的数学模型,并验证了该算法的有效性,之后深入分析了该数学模型的实现流程,找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法,并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明,采用优化算法在增加少量系统资源的情况下使得计算效率提高了60%以上。之后,分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现,又提出了一种失真更低的比特分配方案,即按照“失真/码长”值从大到小通道编码顺序进行编码,通过对该算法的仿真验证,得出在固定码率条件下新算法将产生更少的失真。

    标签: JPEG 2000 FPGA 标准

    上传时间: 2013-07-13

    上传用户:long14578

  • 小词汇量非特定人孤立词语音识别的FPGA实现

    语音识别技术是信息技术领域的重要发展方向之一,小词汇量非特定人孤立词语音识别是语音识别领域中一个具有广泛应用背景的分支,在家电遥控、智能玩具、人机交互等领域有着重要的应用价值.语音识别芯片从20世纪90年代开始出现,目前的语音识别芯片都是以DSP为核心集成的语音识别系统,算法主要通过软件实现,为了提高速度和降低成本,下一代语音识别芯片将设计成软硬件协同实现,本文的目的是使用全硬件方法实现语音识别算法,为软硬件协同实现的方案提供参考.本论文主要完成了以下工作:(1)在选定的FPGA平台上,完成了整个系统的硬件设计.(2)对于硬件中难于实现而且占用较多资源的乘法器、求对数、求平方根以及快速傅立叶变换等关键模块,本文都根据电路的具体特点,给出了巧妙的实现方案,完成了算法需要的功能.(3)设计中使用了模块复用和流水线技术.(4)根据设计结果,给出了各个模块占用的硬件资源和运行速度.实验结果表明,本文所设计的硬件系统能够正常工作,在速度和面积方面都达到了设计要求.

    标签: FPGA 词汇 语音识别

    上传时间: 2013-06-12

    上传用户:01010101

  • 基于FPGA的OFDM调制解调器的设计与实现

    正交频分复用(OFDM)技术是一种多载波数字调制技术,具有频谱利用率高、抗多径干扰能力强、成本低等特点,适合无线通信的高速化、宽带化及移动化的需求,将成为下一代无线通信系统(4G)的核心调制传输技术。 本文首先描述了OFDM技术的基本原理。对OFDM的调制解调以及其中涉及的特性和关键技术等做了理论上的分析,指出了OFDM区别于其他调制技术的巨大优势;然后针对OFDM中的信道估计技术,深入分析了基于FFT级联的信道估计理论和基于联合最大似然函数的半盲分组估计理论,在此基础上详细研究描述了用于OFDM系统的迭代的最大似然估计算法,并利用Matlab做了相应的仿真比较,验证了它们的有效性。 而后,在Matlab中应用Simulink工具构建OFDM系统仿真平台。在此平台上,对OFDM系统在多径衰落、高斯白噪声等多种不同的模型参数下进行了仿真,并给出了数据曲线,通过分析结果可正确评价OFDM系统在多个方面的性能。 在综合了OFDM的系统架构和仿真分析之后,设计并实现了基于FPGA的OFDM调制解调系统。首先根据802.16协议和OFDM系统的具体要求,设定了合理的参数;然后从调制器和解调器的具体组成模块入手,对串/并转换,QPSK映射,过采样处理,插入导频,添加循环前缀,IFFT/FFT,帧同步检测等各个模块进行硬件设计,详细介绍了各个模块的设计和实现过程,并给出了相应的仿真波形和参数说明。其中,针对定点运算的局限性,为系统设计并自定义了24位的浮点运算格式,参与傅立叶反变换和傅立叶变换的运算,在系统参数允许的范围内,充分利用了有限资源,提高了系统运算精度;然后重点描述了基于FPGA的快速傅立叶变换算法的改进、优化和设计实现,针对原始快速傅立叶变换FPGA实现算法运算空闲时间过多,资源占用较大的问题,提出了带有流水作业功能、资源占用较少的快速傅立叶变换优化算法设计方案,使之运用于OFDM基带处理系统当中并加以实现,结果满足系统参数的需求。最后以理论分析为依据,对整个OFDM的基带处理系统进行了系统调试与性能分析,证明了设计的可行性。 综上所述,本文完成了一个基于FPGA的OFDM基带处理系统的设计、仿真和实现。本设计为OFDM通信系统的进一步改进提供了大量有用的数据。

    标签: FPGA OFDM 调制解调器

    上传时间: 2013-04-24

    上传用户:vaidya1bond007b1

  • 基于FPGA的H264视频编码器设计

    随着多媒体编码技术的发展,视频压缩标准在很多领域都得到了成功应用,如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等,而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路,而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术,如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等,这些技术的采用大大提高了视频压缩的效率,更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化,目标是实现基于Baseline的低复杂度的CIF编码器,并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法,首先对H.264编码器的C代码和算法进行优化,并对优化后的结果进行测试比较,结果显示在图像质量没有明显降低的情况下,H.264编码器编码CIF格式视频每秒达到15帧以上,满足了视频会议应用的实时性要求。然后,以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块,并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计,详细说明模块的工作原理和过程,然后进行多组的仿真测试,结果与C模型相应部分的结果一致,证明了设计的正确性。

    标签: FPGA H264 视频编码器

    上传时间: 2013-06-11

    上传用户:kjgkadjg

  • Quartus II 6.0.rar

    6.0版的Quartus? II软件包括了由FPGA供应商提供的第一款时序分析工具TimeQuest时序分析仪,为业界标准Synopsys设计约束(SDC)时序格式提供自然、全面的支持。这一最新版本还包括扩展的团队设计功能,能够有效管理高密度设计团队之间的协作。这些改进迎合了当今高密度90nm的设计要求,同时为满足客户对更高密度FPGA的需求以及Altera发展下一代65nm产品系列打下了基础。

    标签: Quartus II

    上传时间: 2013-05-21

    上传用户:sz_hjbf

  • OFDM发射机系统的FPGA设计

    无线局域网是计算机网络技术和无线通信技术相结合的产物,是利用无线媒介传输信息的计算机网络。在无线通信信道中,由于多径时延不可避免地存在符号间干扰,正交频分复用(OFDM)作为一种可以有效对抗符号间干扰(ISI)和提高频谱利用率的高速传输技术,引起了广泛关注。在无线局域网(WLAN)系统中,OFDM调制技术已经被采用作为其物理层标准,并且公认为是下一代无线通信系统中的核心技术。基于IEEE802.11a的无线局域网标准的物理层采用了OFDM技术,能有效的对抗多径信道衰落,达到54Mbps的速度,而未来而的IEEE802.11n将达到100Mbps的高速。因此,研发以OFDM为核心的原型机研究非常有必要。 本文在深入理解OFDM技术的同时,结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带发射机系统的FPGA实现方案。整个设计采用目前主流的自顶向下的设计方法,由总体设计至详细设计逐步细化。在系统功能模块的FPGA实现过程中,针对Xilinx一款160万门的Spartan-3E XCS1600E芯片,依照:IEEE802.11a帧格式,对发射机系统各个模块进行了详细设计和仿真: (1)训练序列生成模块,包括长,短训练序列; (2)信令模块,包括卷积编码,交织,BPSK调制映射; (3)数据模块,包括加扰,卷积编码,删余,交织,BPSK/QPSK/16QAM/64QAM调制映射; (4)OFDM处理部分,包括导频插入,加循环前缀,IFFT处理; (5)对整个发射处理部分联调,并给出仿真结果另外,还完成了接收机部分模块的FPGA设计,并给出了相应的顶层结构与仿真波形。最后提出了改进和进一步开发的方向。

    标签: OFDM FPGA 发射机

    上传时间: 2013-04-24

    上传用户:李彦东