Keil与protues联结调试[protues7.8与keil4连接方法与实例] 幻玄天一把手入门帮助学习文档。
上传时间： 2013-10-09
上传用户：921005047
51单片机__12864液晶显示并口和串口连接程序
上传时间： 2013-11-07
上传用户：a67818601
引言随着互联网的出现和以太网的迅速发展，基于以太网的设备控制越来越多，发展也越来越快，目前，以太网（Ethernet）已经广泛地应用于各种计算机网络，通过以太网及TCP/IP协议栈可以使不同的网络设备实现互联、交换数据。用以太网实现嵌入式系统的网络连接有多种方案，传统的多器件以太网连接方案是通过MCU扩展以太网控制器来实现的，必要时还需要扩展外部RAM和ROM。虽然这种方案应用起来不是很困难，但所用外部元件数量较多，系统开销较大，稳定性不高。为了解决传统方案的不足，本文讨论以集成以太网MAC层和物理层的16位单片机MC9S12NE64来实现单器件以太网连接。与多器件方案相比，单器件连接方案具有所用外部元件少、系统开销小、稳定性高、设计时间短等一系列优点。关键词：单片机，以太网，嵌入式系统，单器件，内核，计算机网络，TCP/IP协议
上传时间： 2013-10-22
上传用户：zhtzht
介绍了基于51单片机的网络连接控制器的软硬件设计方案，主要采用Atmel公司的8 b单片机AT89C51作为核心处理器，采用RealTek公司的RTL8O19AS芯片接入以太网。同时讨论了精简的TCP／IP协议栈的分层次实现，实现了可靠的UDP数据通信。
上传时间： 2013-11-22
上传用户：alex wang
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
为了实现LTE系统中RRC连接建立的需求，提出了一种对RRC层连接过程进行设计的方案，并完成系统的软件设计。该系统将RRC层的空闲状态和连接状态均细分为两个子状态，有效降低了系统设计的复杂度。软件采用Xilinx SDK工具集进行开发，通过在PC上分别模拟终端和基站进行测试，终端和基站能够成功接收到正确的RRC消息。实验结果表明，该系统能够成功的建立RRC连接，达到了设计的要求。
上传时间： 2013-11-19
上传用户：sjy1991
BB端通讯连接手册（中文 NB5和7适用）V108-CN5-01
上传时间： 2013-10-18
上传用户：kbnswdifs
tc35_毕业论文(外围应用电路_51连接原理图_指令集等
上传时间： 2013-11-05
上传用户：xa_lgy
交换机的配置连接
上传时间： 2013-12-11
上传用户：liujinzhao
