介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
标签： Modelsim Synplify FPGA ISE
上传时间： 2013-08-15
上传用户：稀世之宝039
一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
上传时间： 2013-08-16
上传用户：467368609
控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.
上传时间： 2013-08-20
上传用户：wdq1111
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真
上传时间： 2013-08-20
上传用户：cuibaigao
使用QUARTUS做FPGA开发全流程，适用于初学者
上传时间： 2013-08-21
上传用户：feifei0302
Xilinx的FPGA设计全流程
上传时间： 2013-08-26
上传用户：as275944189
全是FPGA的例子 对大家应该有好处 大家赶快下把 知识不等人
上传时间： 2013-08-30
上传用户：lgd57115700
基于FPGA测控系统研究论文，内容相当不错，解压后格式为nh用CAJViewer打开
上传时间： 2013-09-01
上传用户：蒋清华嗯
介绍了FPGA设计全流程\r\n和一些简单的例子
上传时间： 2013-09-03
上传用户：xiaowei314
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
