本文件是实现任意整数分频的VHDL代码,愿与大家分享!
标签： VHDL 整数 分频 代码
上传时间： 2015-08-23
上传用户：ainimao
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
VHDL源代码实现任意个分频,值得推荐学习
标签： VHDL 源代码 分频
上传时间： 2013-12-26
上传用户：qq521
一个3分频器。可进一步改装成实际需要的分频器使用
标签： 分频器
上传时间： 2014-11-28
上传用户：ruixue198909
清楚地讲述了怎样用VHDL语言设计整数分频、小数分频、分数分频等，是学习VHDL不可多得的好材料！
标签： VHDL 分频 语言 整数
上传时间： 2015-09-09
上传用户：Andy123456
倒三角帆；连锁店家饭店计算；酱豆腐；三大法阿嫂打哆嗦的萨阿倒三分阿斗
标签： 连锁 家 分 计算
上传用户：baiom
CPLD的程序,分频,微分等,应用于DPLL
标签： CPLD DPLL 程序 分频
上传时间： 2013-12-11
上传用户：zhyiroy
CPLD 的程序,分频器
标签： CPLD 程序 分频器
上传时间： 2014-01-12
上传用户：671145514
用verilog编写适中分频器 并且还有测试程序
标签： verilog 编写 分频器 测试程序
上传时间： 2013-11-28
上传用户：dongqiangqiang
上传时间： 2013-12-17
上传用户：evil
