生活中博弈的案例很多你会见到很多例子只要涉及到人群的互动就有博弈 关于博弈论的书
上传时间： 2017-09-26
上传用户：13160677563
由于各种非线性电力电子装置的和功率开关器件的广泛应用产生了谐波。随着对电能质量要求的不断提高，各种治理谐波的电力电子装置就产生了。谐波治理的方法主要有无源滤波技术和有源电力滤波器技术。传统的方法采用LC 无源滤波器，与无源滤波器相比有源电力滤波器具有很大的优越性，因此越来越多的应用到治理谐波污染中。随着以DSP 和FPGA 的高速发展，以全数字化控制技术实现的有源电力滤波器必将更多的应用到谐波装置中去。本文深入分析了谐波治理的研究背景意义和有源滤波器的研究现状和发展趋势。介绍了有源滤波器的基本的工作原理；分类；谐波的检测方法和控制策略，在各个方法的比较上选用基于瞬时无功功率理论的谐波检测法对谐波电流进行了检测。并提出了一种基于 DSP 及FPGA 控制的有源电力滤波器的设计方案，重点研究了三相并联型有源滤波器的控制系统及硬件设计。本文还对系统的功率器件进行了分析并选用IGBT 作为其开关器件。设计了IGBT 驱动及保护电路，利用理论分析和仿真结果设定了系统直流侧电容和输出电感的参数。对整个系统进行了Simulink 仿真实验，选用DSP 和和FPGA 作为核心处理芯片，DSP 用来采集数据并检测谐波，FPGA 用来实现PWM 脉冲的输出。设计并调试出非线性负载，传感器采集，电流电压调理电路，主电路，过零检测电路，IGBT 的驱动及吸收缓冲电路。并在此基础上搭建出了试验平台。给出了DSP 及FPGA 的软件设计思想和流程。
上传时间： 2013-04-24
上传用户：youth25
最重要的是七个从简单到复杂的实验，包括：基础实验一_FPGA_LED 基础实验二_seg7实验以及仿真 基础实验三_SOPC_LED 基础实验四_Flash烧写 基础实验五_定时器实验 基础实验六_按键以及PIO口中断实验 实验七_网卡使用 ，这些实验室用到了SOPC BUILDER 与NOIS ii ,使用Verilog 编写，有实验板和没有实验板的都可以用来学习。 其次还包括： FPGA开发板各存储器之间的联系、 多处理器文档 、 USB_UART等文档，很好用的文档，您下了相信不会后悔！
标签： 实验
上传时间： 2013-08-12
上传用户：几何公差
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
如果对Windows开发有什么问题的话，请翻阅PetZold的著作吧。在《Window程序设计》（第5版）中，这位杰出的“Windows先锋奖”（Windows Pioneer Award）获得者根据最新的Windows操作系统权威技术修订了他的经典著作——再一次演示了基本的Win32程序设计的API核心内容。本书的内容包括： ** 基本内容——输入、输出和对话框 ** Unicode概述 ** 图形——绘图、文本和字体、位图和元文件 ** 内核和打印机 ** 声音和音乐 ** 动态链接库 ** 多任务和多线程 ** 多文档界面 ** Internet和 Intranet的程序设计 其中采用的大多是具有代表性的示例，这本Petzold著作为使用 Windows 95、Windows 98或 Windows NT的各级windows程序员提供了最基本的参考和指导。没有经验的开发人员也可以从中获取大量的新知识
标签： Windows
上传时间： 2014-08-15
上传用户：daguda
本书并不是特意一本Linux 的内部手册相反它是对操作系统的介绍同时以Linux作为示例书中每一章遵循从共性到特性的原则它们将首先给出核心子系统的概叙然后进行尽可能的详细描叙 我不会用routine_X()调用routine_Y()来增加bar 数据结构中foo 域的值这种方式来描叙核心算法 你自己可以通过阅读代码发现它每当需要理解一段代码时我总是将其数据结构画出来这样我发现了许多相关的核心数据结构以及它们之间的关系 每一章都是非常独立的就象Linux 核心子系统一样当然有时它们还是有联系的比如说如果你没有理解虚拟内存工作原理就无法描叙进程 硬件基本概念一章对现代PC 做了简要介绍操作系统必须与硬件系统紧密结合在一起协同工作操作系统需要一些只能够由硬件提供的服务为了全面理解Linux 你必须了解有关硬件的基础知识 软件基本概念一章介绍了软件基本原理与C 程序语言讨论了建立Linux 这样的操作系统的工具并且给出了操作系统的目标与功能的概叙 内存管理这章描叙了Linux 如何处理物理内存以及虚拟存储技术 进程管理描叙了进程的概念以及Linux 核心是如何创建管理与删除系统中的进程 进程间及进程与核心间通讯以协调它们的活动Linux 支持大量进程间通讯IPC
上传时间： 2015-03-16
上传用户：电子世界
程序在masm5.0下编译通过,望大家有什么问题或看法能与我联系讨论，我的email:xiangyuan_122@163.com
上传时间： 2014-12-20
上传用户：kelimu
移植成功到ARM7的UCOS-II操作系统，可靠运行。内有使用事例程序，用户可直接在上开发应用程序。
上传时间： 2014-01-26
上传用户：zhangyigenius
大家谁想精通ＪＡＶＡ中的ＳＷＩＮＧ就来看吧，这里面有关于ＳＷＩＮＧ的知识的详细讲解和源程序！
标签： 家
上传时间： 2015-03-26
上传用户：gaome
