虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

万兆以太网

以太网标准是一个古老而又充满活力的标准。自从1982年以太网协议被IEEE采纳成为标准以后,已经历了40年的风风雨雨。在这40年中,以太网技术作为局域网链路层标准战胜了令牌总线、令牌环等技术,成为局域网事实标准。以太网技术当前在局域网范围市场占有率超过90%。
  • PCI-e接口千兆以太网芯片 RTL8111E数据手册

    RTL8111E是瑞昱的PCI-e接口千兆以太网芯片。引脚从48个,外围电路简单,不需要外部EEPROM,MAC地址烧写更加方便。

    标签: rtl8111e PCI-e 接口 以太网

    上传时间: 2021-12-11

    上传用户:jiabin

  • RTL8211FS瑞昱千兆以太网PHY芯片数据手册

    RTL8211FS瑞昱千兆以太网PHY芯片数据手册,芯片支持RGMII,SGMII MAC接口。不同于RTL8211F和E。

    标签: 以太网 phy

    上传时间: 2021-12-31

    上传用户:XuVshu

  • INTEL I350 PCIEx4转4路千兆以太网芯片I350 硬件参考设计+技术手册资料

    INTEL I350 PCIEx4转4路千兆以太网芯片I350 硬件参考设计+技术手册资料

    标签: PCIEx4 以太网

    上传时间: 2022-02-08

    上传用户:

  • INTEL PCIE转4路千兆以太网芯片ethernet-controller-i350 995页

    INTEL PCIE转4路千兆以太网芯片ethernet-controller-i350  995页

    标签: intel pcie 以太网 ethernet

    上传时间: 2022-02-23

    上传用户:

  • usb3.0转千兆以太网芯片 RTL8153B-VB-CG datasheet

    usb3.0转千兆以太网芯片,兼容usb2.0、usb1.1

    标签: rtl8153b USB

    上传时间: 2022-03-19

    上传用户:

  • RTL8111H瑞昱千兆以太网PHY芯片数据手册

    RTL8111H是瑞昱的PCI-e接口千兆以太网芯片。与RTL8111F相比,引脚从48个减少到32个,外围电路简单,不需要外部EEPROM,MAC地址烧写更加方便。由于RTL8111F面临停产,RTL8111H可以作为替代方案满足需求

    标签: rtl8111h 以太网 phy 芯片 数据手册

    上传时间: 2022-04-18

    上传用户:

  • 基于FPGA的千兆以太网的设计

    该文档为基于FPGA的千兆以太网的设计总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: fpga 以太网

    上传时间: 2022-04-25

    上传用户:XuVshu

  • Verilog实现千兆以太网传输

    本实验将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 Ethernet  UDP 通信协议。 FPGA 通过 GMII 总线和开发板上的 Gigabit PHY 芯片通信, Gigabit PHY芯片把数据通过网线发给 PC

    标签: verilog 以太网

    上传时间: 2022-06-03

    上传用户:得之我幸78

  • 具备GMII接口和ARP协议功能的千兆以太网控制器

    具备GMII接口和ARP协议功能的千兆以太网控制器

    标签: 接口 以太网控制器

    上传时间: 2022-06-24

    上传用户:

  • FPGA与PC间基于PCIe和千兆以太网的通信设计

    1.深入研究PCIe和千兆以太网,了解PCIe和千兆以太网的技术优势,具体分析PCle和千兆以太网的传输协议,详细说明PCleTLP数据包格式和以太网标2.完成PCIe DMA数据传输系统设计。设计方案主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCle IP Core完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口,并分析了数据传输的时序。PC端采用WinDriver进行PCle的驱动开发,并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCore,设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口,并分析了数据传输经过Locallink接口和Client用户接口上的传输时序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计,实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.PCIe DMA数据传输系统和千兆以太网数据传输系统在Xilinx ML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果,验证这两个系统的可用性和稳定性,最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。

    标签: fpga pc pcie 以太网 通信

    上传时间: 2022-07-11

    上传用户:xsr1983