用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
资源简介:用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
上传时间: 2013-08-07
上传用户:ukuk
资源简介:用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计
上传时间: 2017-08-05
上传用户:hwl453472107
资源简介:用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。
上传时间: 2013-12-28
上传用户:zhengzg
资源简介:基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要 求,对这两种方法的程序进行了优化 最后对这两种方法设计的程序进行仿...
上传时间: 2017-09-16
上传用户:sardinescn
资源简介:用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间: 2013-09-05
上传用户:life840315
资源简介:用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间: 2015-04-27
上传用户:fandeshun
资源简介:用VHDL语言设计CPU中的一部分:加法器的设计,包括多种加法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:xiaohuanhuan
资源简介:用VHDL语言设计CPU中的一部分:乘法器的设计,包括多种乘法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:450976175
资源简介:ic设计入门 用VHDL语言设计IC的一些主要方法和说明
上传时间: 2015-08-17
上传用户:zhengzg
资源简介:本程序用VHDL语言编程实现FPGA对点阵液晶1602的驱动
上传时间: 2013-12-03
上传用户:黑漆漆
资源简介:用VHDL语言设计的频率计,经过验证,没有问题
上传时间: 2013-12-08
上传用户:15736969615
资源简介:用VHDL语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子
上传时间: 2016-02-09
上传用户:qb1993225
资源简介:用VHDL语言实现模可变计数器的设计 这是学习VHDL语言的经典例子
上传时间: 2013-12-27
上传用户:dongbaobao
资源简介:用VHDL语言实现交通灯控制的设计 这是学习VHDL语言的经典例子
上传时间: 2016-02-09
上传用户:Miyuki
资源简介:用VHDL语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!
上传时间: 2016-06-22
上传用户:miaochun888
资源简介:这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.
上传时间: 2016-06-22
上传用户:xhz1993
资源简介:用VHDL语言设计简单的CPU,重点设计微操作代码,然后设计CPU各组成模块,最后根据设计的微操作设计微指令,验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。
上传时间: 2014-02-22
上传用户:zuozuo1215
资源简介:FFT算法的一种基于FPGA器件的实现,供FPGA—DSP方向人员参考
上传时间: 2013-08-15
上传用户:sardinescn
资源简介:清楚地讲述了怎样用VHDL语言设计整数分频、小数分频、分数分频等,是学习VHDL不可多得的好材料!
上传时间: 2015-09-09
上传用户:Andy123456
资源简介:采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满...
上传时间: 2013-12-25
上传用户:zycidjl
资源简介:在用VHDL语言设计中应充分利用VHDL语言特点,从设计思想语句运用及描述方法上等多方面对电路进行优化,举实例.
上传时间: 2016-02-15
上传用户:xymbian
资源简介:FFT算法的一种基于FPGA器件的实现,供FPGA—DSP方向人员参考
上传时间: 2016-12-08
上传用户:cjf0304
资源简介:要求用VHDL语言设计7人表决器和系列检测器,检测“1111111101111110”
上传时间: 2013-12-26
上传用户:asddsd
资源简介:用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真
上传时间: 2013-12-09
上传用户:qiao8960
资源简介:用VHDL语言实现扩展IIC接口的功能,
上传时间: 2014-01-22
上传用户:zhuoying119
资源简介:关于用c语言设计屏幕界面技术的精典书籍。
上传时间: 2013-12-10
上传用户:lwwhust
资源简介:用VHDL语言设计四位全加器,有低位进位和高位进位。
上传时间: 2013-12-26
上传用户:6546544
资源简介:用JAVA语言实现基于HTTP协议的数据截获与还原,能够用java编写的源码截获http协议数据并对其进行还原。 首先:用Jpcap对HTTP协议数据进行截获。其次、通过分析HTTP协议和数据还原得到HTTP协议数据。
上传时间: 2014-01-12
上传用户:叶山豪
资源简介:用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
上传时间: 2014-12-07
上传用户:541657925
资源简介:采用VHDL语言设计一个4通道的数据采集控制模块.
上传时间: 2022-04-25
上传用户: