虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 技术资料 > 双机容错仲裁器设计及其FPGA实现

双机容错仲裁器设计及其FPGA实现

  • 资源大小:804 K
  • 上传时间: 2024-09-28
  • 上传用户:tigerwxf1
  • 资源积分:2 下载积分
  • 标      签: FPGA 双机容错 仲裁器

资 源 简 介

2005年全国单片机与嵌入式系统学术交流会论文,双机容错系统中的仲裁器设计及其在FPGA上的实现,根据双机容错的常用方案及其特点,结合FPGA可编程器件的特点及其相关技术,提出并实现了一种双机容错系统中关于硬件仲裁机制的设计方案。利用FPGA的内部同步时钟信号clk“同步化”异步信号,不但充分地利用了FPGA的内部资源,而且避免了因信号的毛刺而产生的电路错误。

相 关 资 源

您 可 能 感 兴 趣 的