近年来随着大规模集成电路工艺水平的提高,人们在维特比算法及其硬件实现方面作了大量的研究工作.该文详细阐述了最大似然译码和维特比译码算法.在深入分析维特比译算法的基础上,对其进行改进,提出了SMDO法,并对其进行了存储量是传统方法的一半,译码延迟比传统方法小(L-1)倍,仿真结果也证明了其正确性.本维特比译码器的硬件采用了先进的现场可编程门阵列(FPGA),文中首先对本设计使用的FPGA器件及开发工具MAX+PLUSIIT 和所使用的编程语言VHDL进行了介绍,然后详细讨论了维特比算法的硬件实现问题,特别是SMDO法.在硬件实现设计中,根据维特比译码器约束度的大小,并综合考虑译码速度和所占用的逻辑资源的大小采用了不同的结构.同时,对所提出的新结构进行了软件和硬件的仿真验证.通过对仿真结果的分析提出所设计的维特比译码器特性与理论分析结果相吻合的结论.
资源简介：本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论...
上传时间： 2013-04-24
上传用户：181992417
资源简介：Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间： 2017-04-13
上传用户：维子哥哥
资源简介：无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间： 2013-06-19
上传用户：xinzhch
资源简介： 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间： 2013-07-30
上传用户：13913148949
资源简介：本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间： 2013-04-24
上传用户：waizhang
资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间： 2013-11-27
上传用户：邶刖
资源简介：卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬...
上传时间： 2013-07-02
上传用户：坏天使kk
资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...
上传时间： 2013-06-24
上传用户：myworkpost
资源简介：Viterbi译码器的一种FPGA实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间： 2013-09-06
上传用户：dsgkjgkjg
资源简介：Viterbi译码器的一种FPGA实现.是一个cs252 的project的result 供大家研究用
上传时间： 2013-12-16
上传用户：lunshaomo
资源简介：2_1_9_软判决Viterbi译码器的设计与FPGA实现论文
上传时间： 2018-03-26
上传用户：laurentnov
资源简介：Viterbi译码器的设计与FPGA实现
上传时间： 2018-03-26
上传用户：laurentnov
资源简介： 本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...
上传时间： 2013-06-29
上传用户：gokk
资源简介：本文以Turbo码译码器的FPGA实现为目标，对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究，并用C语言对其MAP译码算法进行了验证仿真，接着就Turbo码MAP算法的衍生算法即LOG_MAP和M...
上传时间： 2013-04-24
上传用户：wengtianzhu
资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间： 2013-04-24
上传用户：ziyu_job1234
资源简介：适合高速Viterbi译码器的hdl的设计与实现
上传时间： 2014-01-19
上传用户：aeiouetla
资源简介：一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
上传时间： 2013-08-30
上传用户：yzy6007
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-28
上传用户：d815185728
资源简介：伪随机数发生器的FPGA实现与研究，采用了移位寄存器
上传时间： 2017-05-01
上传用户：13681659100
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-08
上传用户：回电话#
资源简介：一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
上传时间： 2015-09-09
上传用户：huql11633
资源简介：介绍了Viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
上传时间： 2013-12-20
上传用户：zhichenglu
资源简介：Viterbi译码器的IP核，可以直接编译使用
上传时间： 2016-11-03
上传用户：希酱大魔王
资源简介：用于数字下变频器的 FPGA 实现
上传时间： 2017-01-13
上传用户：songnanhua
资源简介：RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现
上传时间： 2017-02-10
上传用户：D&L37
资源简介：卷积编码器和Viterbi译码器的设计与仿真
上传时间： 2013-12-25
上传用户：yoleeson
资源简介：关于全数字64QAM调制器的FPGA实现的论文
上传时间： 2017-07-07
上传用户：qiaoyue
资源简介：这是一个交织器/解交织器的FPGA实现，虽然交织器的功能简单，但是其实现比较复杂
上传时间： 2013-12-10
上传用户：chenxichenyue
资源简介：该文档为中频采样中希尔伯特变换器的FPGA实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-10
上传用户：trh505
资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...
上传时间： 2013-04-24
上传用户：haohaoxuexi
