一种快速捕获数字锁相环位同步器

相 关 资 源

• 用一片CPLD实现数字锁相环,用VHDL或V语言.rar免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言

  标签： CPLD VHDL 数字锁相环

  上传时间： 2013-05-27

  上传用户：hewenzhi

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2013-12-15

  上传用户：dsgkjgkjg

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2013-12-24

  上传用户：l254587896

• 用一片CPLD实现数字锁相环,用VHDL或V语言.免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言.

  标签： CPLD VHDL 数字锁相环 语言

  上传时间： 2014-01-07

  上传用户：金宜

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电免费下载

  资源简介：针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整...

  标签： FPGA 297 HCT 高频感应

  上传时间： 2014-01-11

  上传用户：AbuGe

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-12

  上传用户：13160677563

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-02

  上传用户：cylnpy

• 一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计免费下载

  资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

  标签： 可编程 全数字 锁相环

  上传时间： 2014-02-11

  上传用户：xwd2010

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• 一篇关于数字锁相环的很好的文章免费下载

  资源简介：一篇关于数字锁相环的很好的文章，费了很大力气才搞到的

  标签： 数字锁相环

  上传时间： 2013-12-30

  上传用户：zhangyi99104144

• 介绍了一宽带的数字锁相环的实现方法免费下载

  资源简介：介绍了一宽带的数字锁相环的实现方法，欢迎大家踊跃下载

  标签： 宽带 实现方法 数字锁相环

  上传时间： 2015-11-25

  上传用户：咔乐坞

• 一篇简单易懂的关于数字锁相环概念原理设计的经典文章免费下载

  资源简介：一篇简单易懂的关于数字锁相环概念原理设计的经典文章

  标签： 数字锁相环

  上传时间： 2014-01-04

  上传用户：hasan2015

• 本文在说明全数字锁相环的基础上免费下载

  资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。

  标签： 全数字 锁相环

  上传时间： 2014-01-10

  上传用户：asddsd

• 一阶全数字锁相环VERLOGIC程序代码免费下载

  资源简介：一阶全数字锁相环VERLOGIC程序代码，调试通过。

  标签： VERLOGIC 全数字 代码 锁相环

  上传时间： 2013-12-15

  上传用户：caixiaoxu26

• 介绍了数字锁相环的3种设计方法免费下载

  资源简介：介绍了数字锁相环的3种设计方法，并对各自的工作原理做了详细分析。

  标签： 数字锁相环 设计方法

  上传时间： 2014-01-20

  上传用户：二驱蚊器

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-12-25

  上传用户：dyctj

• 国外一篇很好的数字锁相环（PLL）设计文档（解压后PLL.pdf）免费下载

  资源简介：国外一篇很好的数字锁相环（PLL）设计文档（解压后PLL.pdf），不可不看呦！

  标签： PLL 数字锁相环 文档

  上传时间： 2016-08-10

  上传用户：dengzb84

• 基于FPGA的数字锁相环的研究与实现免费下载

  资源简介：该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： fpga

  上传时间： 2022-04-27

  上传用户：

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-05-01

  上传用户：

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 关于数字锁相环的一点东西免费下载

  资源简介：关于数字锁相环的一点东西,可以下来看看\r\n

  标签： 数字锁相环

  上传时间： 2013-08-26

  上传用户：7891

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench免费下载

  资源简介：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

  标签： vhd testbench pllTB VHDL

  上传时间： 2014-01-20

  上传用户：zwei41

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• 数字锁相环DPLL实例程序免费下载

  资源简介：数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

  标签： DPLL 数字锁相环 实例程序

  上传时间： 2014-08-14

  上传用户：saharawalker

• 数字锁相环DPLL源程序免费下载

  资源简介：数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

  标签： DPLL 数字锁相环 源程序

  上传时间： 2013-12-20

  上传用户：zl5712176

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng